锁存器和触发器的设计代码 头歌数组逻辑

以下是锁存器和触发器的设计代码：

锁存器：

module latch(out, in, enable);
  output reg out;
  input in, enable;
  
  always@(posedge enable) begin
    out <= in;
  end
endmodule

触发器：

module flipflop(out, in, clock);
  output reg out;
  input in, clock;
  
  always@(posedge clock) begin
    out <= in;
  end
endmodule

以下是头歌数组逻辑的代码：

module toga_array(out, in, sel);
  output [7:0] out;
  input [7:0] in;
  input [2:0] sel;
  
  always@(*) begin
    case(sel)
      3'b000: out = in << 1; // 左移1位
      3'b001: out = in >> 1; // 右移1位
      3'b010: out = {in[0], in[7:1]}; // 循环左移1位
      3'b011: out = {in[6:0], in[7]}; // 循环右移1位
      3'b100: out = in + 1; // 加1
      3'b101: out = in - 1; // 减1
      3'b110: out = ~in; // 取反
      3'b111: out = in; // 不变
      default: out = 8'b0; // 默认输出0
    endcase
  end
endmodule