帮我写一个8位字节比较器的Verilog代码，测试文件也写

以下是一个8位字节比较器的Verilog代码和测试文件：

Verilog代码：

module byte_comparator(input [7:0] A, B, output equal);

assign equal = (A == B);

endmodule

测试文件：

module byte_comparator_tb;

reg [7:0] A, B;
wire equal;

byte_comparator uut(.A(A), .B(B), .equal(equal));

initial begin
A = 8'b00000000; B = 8'b00000000; #10;
A = 8'b00000001; B = 8'b00000000; #10;
A = 8'b00000000; B = 8'b00000001; #10;
A = 8'b11111111; B = 8'b11111111; #10;
A = 8'b10101010; B = 8'b01010101; #10;
end

endmodule

在测试文件中，我们设置了不同的输入值来测试比较器的功能。在每个输入值的后面，我们使用 #10 命令来告诉仿真器等待10个时间单位，以确保比较器有足够的时间来执行比较操作。