用串口从电脑给fpga开发板发送一段消息，并显示到oled上代码

好的，这里提供一个简单的Verilog代码示例，仅供参考。

首先是串口接收部分的代码：

// 定义串口接收时钟的频率
parameter BAUD_RATE = 9600;

// 定义缓冲区大小
parameter BUFFER_SIZE = 128;

// 定义状态机的状态
typedef enum logic [2:0] {
    IDLE,       // 空闲状态
    RECEIVING,  // 接收状态
    COMPLETE    // 接收完成状态
} State;

module UART_RX (
    input clk,      // 时钟信号
    input reset,    // 复位信号
    input rx,       // 串口接收信号
    output reg [7:0] data,  // 接收到的数据
    output reg ready       // 表示接收完成的信号
);

    // 定义状态机的状态和下一个状态
    State state, next_state;

    // 定义计数器和缓冲区指针
    reg [6:0] counter;
    reg [7:0] buffer[BUFFER_SIZE];
    reg [6:0] buffer_ptr;

    // 定义波特率计数器的初始值
    reg [15:0] baud_counter = (50_000_000 / (BAUD_RATE * 16)) - 1;

    always @(posedge clk) begin
        // 如果复位信号为高电平，则重置状态机和计数器
        if (reset) begin
            state <= IDLE;
            next_state <= IDLE;
            counter <= 0;
            ready <= 0;
            buffer_ptr <= 0;
        end
        else begin
            // 根据状态机的状态执行对应的操作
            case (state)
                IDLE:
                    // 如果接收到了起始位，则进入接收状态
                    if (rx == 0) begin
                        next_state <= RECEIVING;
                        counter <= 0;
                    end
                    else begin
                        next_state <= IDLE;
                    end
                RECEIVING:
                    // 如果计数器达到了16，则接收完成
                    if (counter == 15) begin
                        next_state <= COMPLETE;
                    end
                    else begin
                        next_state <= RECEIVING;
                        counter <= counter + 1;
                    end
                COMPLETE:
                    // 将接收到的数据存储到缓冲区中
                    buffer[buffer_ptr] <= data;
                    buffer_ptr <= buffer_ptr + 1;
                    ready <= 1;
                    next_state <= IDLE;
            endcase
        end
    end

    always @(posedge clk) begin
        // 波特率计数器递减
        if (baud_counter == 0) begin
            baud_counter <= (50_000_000 / (BAUD_RATE * 16)) - 1;
        end
        else begin
            baud_counter <= baud_counter - 1;
        end
    end

    always @(posedge clk) begin
        // 根据计数器的值确定当前接收的位数
        if (counter == 0) begin
            data <= 0;
        end
        else if (counter >= 1 && counter <= 8) begin
            data <= {data[6:0], rx};
        end
        else if (counter == 9) begin
            data <= {data[6:0], rx};
        end
        else if (counter >= 10 && counter <= 15) begin
            data <= data;
        end
    end

endmodule

接下来是OLED屏幕显示部分的代码：

// 定义OLED屏幕分辨率
parameter WIDTH = 128;
parameter HEIGHT = 64;

module OLED (
    input clk,             // 时钟信号
    input reset,           // 复位信号
    input [7:0] data,      // 要显示的数据
    input ready,           // 表示接收完成的信号
    output reg [7:0] oled[WIDTH-1:0][HEIGHT/8-1:0]  // OLED屏幕像素数据
);

    // 定义缓冲区和缓冲区指针
    reg [7:0] buffer[128];
    reg [6:0] buffer_ptr;

    always @(posedge clk) begin
        // 如果复位信号为高电平，则重置缓冲区指针和OLED屏幕像素数据
        if (reset) begin
            buffer_ptr <= 0;
            for (int i = 0; i < WIDTH; i = i + 1) begin
                for (int j = 0; j < HEIGHT/8; j = j + 1) begin
                    oled[i][j] <= 0;
                end
            end
        end
        else begin
            // 如果接收完成，则将数据存储到缓冲区中
            if (ready) begin
                buffer[buffer_ptr] <= data;
                buffer_ptr <= buffer_ptr + 1;
            end

            // 如果缓冲区中有数据，则将其显示到OLED屏幕上
            if (buffer_ptr > 0) begin
                for (int i = 0; i < buffer_ptr; i = i + 1) begin
                    for (int j = 0; j < 8; j = j + 1) begin
                        oled[i*8+j][0] <= buffer[i][j];
                    end
                end
                buffer_ptr <= 0;
            end
        end
    end

endmodule

最后，将上述两个模块进行集成即可。需要注意的是，本示例代码仅供参考，具体的实现方式可能会因为你使用的硬件不同而有所不同。