systemverilog mem.exist()

我很抱歉，我刚才的回答有误。在SystemVerilog中，确实有一个名为`mem.exist()`的内置函数，用于检查指定的内存是否存在。这个函数的语法如下：

function automatic bit mem.exist(string name);

其中，`name`是要检查的内存名称，返回值为`1'b1`表示该内存存在，返回值为`1'b0`表示该内存不存在。需要注意的是，`mem.exist()`函数只能用于在当前模块或程序块中声明的内存。

希望这次回答能够帮助到您，如果您还有其他问题，请继续提出。