某半导体存储器容量为8M×16，选用1M×4位的SRAM芯片构成，计算所需芯片数，写出每组芯片的地址范围，设计画出存储器逻辑图

根据题目信息，存储器容量为8M×16，选用1M×4位的SRAM芯片构成，计算所需芯片数的步骤如下：

1. 计算一个1M×4位的SRAM芯片的存储容量：
一个1M×4位的SRAM芯片共有2^20个存储单元，每个存储单元可以存储4位数据，因此一个芯片的存储容量为2^20 × 4位 = 4M位。

2. 计算所需芯片数：
存储器容量为8M×16位，需要16个1M×4位的SRAM芯片才能构成。因此所需芯片数为16个。

3. 写出每组芯片的地址范围：
每个1M×4位的SRAM芯片可以寻址2^20个存储单元，每个存储单元可以存储4位数据。因此每个芯片的地址范围为0~2^20-1，共计2^20个地址。

由此可知，第1组芯片的地址范围为0~2^20-1，第2组芯片的地址范围为2^20~2^21-1，第3组芯片的地址范围为2^21~2^22-1，...，第16组芯片的地址范围为15×2^20~16×2^20-1。

4. 设计画出存储器逻辑图：
根据题目要求，需要构造一个8M×16位的存储器，可以使用16个1M×4位的SRAM芯片来实现。具体实现方式可以参考如下逻辑图：

        +------+ 
A0 ----|      |
A1 ----|      |
...     |      |     +-----+ 
A19---->|      |---> |     |
        |      |     |     |
D0 ---->|      |<--- |     |
D1 ---->|      |     | SRAM|
...     |      |     |     |
D3 ---->|      |     |     |
CE ---->|      |     +-----+
OE ---->|      |
WE ---->|      |
        +------+

其中，A0~A19为地址线，D0~D3为数据线，CE、OE、WE分别为片选、输出使能和写使能信号。对于16个SRAM芯片，它们的地址线和CE信号相同，而OE和WE信号需要通过译码电路产生。具体实现方式可以根据芯片规格书中给出的时序图进行设计。