74ls161设计24进制计数器

74LS161是一款4位二进制同步计数器，但是它可以被设计成24进制计数器，具体方法如下：

首先，将74LS161的四个输出Q0、Q1、Q2、Q3接入一个4-16译码器的地址输入端，将译码器的输出0~15分别接入一个16选1的模拟开关，这样就可以手动控制计数器的值。

然后，将译码器的输出0~5接入六个异或门的输入端，将异或门的输出接入74LS161的S0、S1、S2、S3和R1、R2输入端，这样就可以将二进制计数器的值映射到24进制。

最后，在计数器复位时，需要将74LS161的异步清零输入端CLR连接到一个逻辑门（例如与门）的输出端，该逻辑门的输入端需要连接所有16个模拟开关的输出和所有异或门的输出。这样，只有当计数器的值为0时，逻辑门才会输出高电平信号，清零计数器。