linux makefile代码

Makefile是一种用于管理和构建软件项目的工具，特别适用于C/C++项目。它包含了一系列规则和指令，用于描述源代码文件之间的依赖关系以及如何编译和链接这些文件。下面是一个简单的Makefile示例：

# 定义编译器和编译选项
CC = gcc
CFLAGS = -g

# 定义目标文件和依赖关系
TARGET = myprogram
OBJS = main.o utils.o

# 默认目标
all: $(TARGET)

# 生成可执行文件
$(TARGET): $(OBJS)
	$(CC) $(CFLAGS) -o $@ $^

# 编译每个源文件
%.o: %.c
	$(CC) $(CFLAGS) -c $<

# 清理生成的文件
clean:
	rm -f $(TARGET) $(OBJS)

上述示例中，Makefile定义了以下几个部分：

1. 定义了编译器和编译选项，可以根据需要修改。
2. 定义了目标文件和依赖关系，其中`TARGET`表示最终生成的可执行文件名，`OBJS`表示所有的目标文件。
3. `all`是默认目标，表示执行`make`命令时，默认生成`$(TARGET)`。
4. `$(TARGET)`规则表示如何生成可执行文件，依赖于`$(OBJS)`中的目标文件。`$@`表示目标文件，`$^`表示所有依赖文件。
5. `%.o`规则表示如何编译每个源文件，依赖于对应的`.c`文件。`$<`表示第一个依赖文件。
6. `clean`规则用于清理生成的文件。