verilog二维数组

Verilog中可以使用二维数组来表示多维数据结构。在Verilog中，二维数组的声明和使用方式与一维数组类似，只是需要指定两个索引。以下是一个示例：

module example;
  reg [7:0] mem [0:3][0:7]; // 声明一个8位宽的二维数组，大小为4x8

  initial begin
    // 对二维数组进行初始化
    mem[0][0] = 8'b00000000;
    mem[2][5] = 8'b11001100;
    
    // 读取和修改二维数组元素的值
    $display("mem[0][0] = %b", mem[0][0]);
    mem[1][3] = 8'b10101010;
    $display("mem[1][3] = %b", mem[1][3]);
  end
endmodule

在上面的示例中，我们声明了一个名为`mem`的二维数组，它有4行8列。在`initial`块中，我们对二维数组进行了一些初始化，并且可以通过索引读取和修改数组元素的值。

希望这个例子能帮助到你！如果还有其他问题，请随时提问。