STM32F103VET6内存扩展设计：SRAM与Flash布局的要点


参考资源链接：[STM32F103VET6 PCB原理详解：最小系统板与电路布局](https://wenku.csdn.net/doc/6412b795be7fbd1778d4ad36?spm=1055.2635.3001.10343)
# 1. STM32F103VET6内存架构概述

STM32F103VET6作为ST公司生产的一款高性能ARM Cortex-M3微控制器，其内存架构对于理解和使用这款芯片至关重要。该芯片内置的内存包括闪存（Flash）和静态随机存取存储器（SRAM），以及一些特殊的存储区域如系统存储区、电气可擦可编程只读存储器（EEPROM）。在设计应用时，合理地安排和使用这些内存资源对于提升系统的性能和稳定性起着决定性作用。

## 1.1 STM32F103VET6的内存类型和组织结构

STM32F103VET6的主要内存类型包括：

- **Flash内存**：用于程序代码存储，具备较快的读取速度和有限的写入及擦除次数。
- **SRAM内存**：用于程序运行时的数据存储，其访问速度比Flash更快，但断电后数据会丢失。

在内存组织结构上，STM32F103VET6采用冯·诺依曼架构，将Flash和SRAM整合在同一个地址空间内，允许程序同时访问指令和数据。这种架构使得系统设计更加灵活，但在开发时需要合理安排内存的使用和分配。

## 1.2 内存容量和性能影响

STM32F103VET6的不同型号拥有不同的内存容量，比如本章所讨论的STM32F103VET6型号具备64KB的Flash和20KB的SRAM。对于内存容量的选择直接影响到系统的可用资源和性能：

- **内存容量较大**：可以存储更多的代码和数据，有助于应对复杂的应用场景，如图像处理、音频解码等。
- **内存性能**：通过内存访问速度和内存管理单元（MMU）的有效使用，能够显著提升系统的运行效率和响应速度。

接下来的章节将详细探讨如何通过SRAM和Flash扩展来满足不同应用的需求，以及如何优化内存布局，使得STM32F103VET6能够发挥最大的性能潜力。

# 2. SRAM扩展的设计要点

## 2.1 STM32F103VET6 SRAM接口特性

### 2.1.1 SRAM接口类型和电气特性

静态随机存取存储器（SRAM）是微控制器系统中常用的扩展存储器类型，与动态随机存取存储器（DRAM）相比，SRAM不需要刷新机制，可提供更快的读写速度。SRAM接口类型通常有同步和异步两种，同步SRAM（如DDR SRAM）与处理器同步工作，适合高速数据处理；异步SRAM则在时钟信号上没有特别要求，使用起来更灵活。

在设计SRAM扩展时，首先要了解SRAM与STM32F103VET6微控制器之间的电气接口特性。SRAM接口通常包括数据总线、地址总线、控制总线（如片选信号CE、输出使能OE、写使能WE等）。STM32F103VET6具有灵活的外部存储接口（FSMC），允许连接多种类型的外部存储设备。对于SRAM接口，STM32F103VET6可以支持8位或16位的数据总线宽度。

在电气特性方面，SRAM的电源电压、输入电平、输出驱动能力都需要与STM32F103VET6相匹配。通常情况下，SRAM的工作电压为3.3V，数据手册中会详细说明最大输入电压和输出驱动电流等参数，设计者在布线和选择SRAM时必须遵守这些限制。

### 2.1.2 SRAM与STM32F103VET6的硬件连接

硬件连接是SRAM扩展设计的关键步骤之一。STM32F103VET6的FSMC接口需要通过一系列的控制信号线、地址线和数据线与SRAM相连。连接的准确性直接决定了SRAM扩展的稳定性和性能。

在连接SRAM时，首先要确保数据总线、地址总线和控制总线正确对应。接下来，要确保所有信号线的布局合理，尽量减少信号线的长度，并考虑适当的信号线阻抗匹配，以减少电磁干扰。

对于16位SRAM，地址线A0连接到FSMC_A0，数据线D0到D15分别连接到FSMC_D0到FSMC_D15。控制线则需要连接到FSMC相应的控制信号引脚上，如片选信号CE连接到FSMC_NE1，输出使能OE连接到FSMC_NOE，写使能WE连接到FSMC_NWE。

表格1展示了一个典型的硬件连接方案：

| STM32F103VET6引脚 | SRAM引脚 | 功能描述 |
|-------------------|----------|----------|
| FSMC_A0-A19 | A0-A19 | 地址总线 |
| FSMC_D0-D15 | D0-D15 | 数据总线 |
| FSMC_NOE | OE | 输出使能 |
| FSMC_NWE | WE | 写使能 |
| FSMC_NE1 | CE | 片选信号 |

硬件连接的实物图如下：

### 2.2 SRAM存储器映射机制

#### 2.2.1 内存映射的基本原理

内存映射是将存储器地址分配到物理内存空间中的过程。在ARM架构的微控制器中，内存映射机制允许处理器通过逻辑地址访问不同的存储器资源，如内部RAM、外设、SRAM、Flash等。通过映射，每个物理地址都有一个对应的逻辑地址，软件通过逻辑地址进行读写操作，而硬件负责将逻辑地址转换为物理地址。

在STM32F103VET6中，内存映射允许将外部SRAM映射到指定的地址空间。这样，CPU可以直接通过这些地址访问SRAM，就像访问内部存储器一样简单。

#### 2.2.2 映射SRAM到STM32的地址空间

映射SRAM到STM32F103VET6的地址空间，首先需要了解FSMC的相关寄存器配置。FSMC的Bank1和Bank2可以分别映射到两个不同的外部存储器区域。SRAM通常映射到Bank1区域。

FSMC_Bank1_NORSRAMTiming结构体用于配置SRAM的时序参数，例如数据保持时间、地址保持时间、写使能延迟等。FSMC_Bank1_NORSRAMController结构体用于控制SRAM映射的相关参数，包括存储器类型（8位或16位）、写模式（如写使能、写禁止）、地址映射范围等。

配置示例代码如下：

FSMC_NORSRAM_TimingTypeDef  SRAM_Timing;
FSMC_NORSRAM_TimingTypeDef* SRAM_TimingPtr = &SRAM_Timing;

FSMC_NORSRAM_TimingInitStructure.FSMC_AddressSetupTime = 2;
FSMC_NORSRAM_TimingInitStructure.FSMC_AddressHoldTime = 1;
FSMC_NORSRAM_TimingInitStructure.FSMC_DataSetupTime = 2;
FSMC_NORSRAM_TimingInitStructure.FSMC_BusTurnAroundDuration = 1;
FSMC_NORSRAM_TimingInitStructure.FSMC_CLKDivision = 2;
FSMC_NORSRAM_TimingInitStructure.FSMC_DataLatency = 2;
FSMC_NORSRAM_TimingInitStructure.FSMC_AccessMode = FSMC_AccessMode_B;

FSMC_NORSRAMȚontrollerTypeDef SRAM_Controller;
FSMC_NORSRAMȚontrollerTypeDef* SRAM_ControllerPtr = &SRAM_Controller;

FSMC_NORSRAMȚontrollerInitStructure.FSMC_MemoryType = FSMC_MemoryType_SRAM;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_AsynchronousWait = FSMC_AsynchronousWait_Disable;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;
FSMC_NORSRAMȚontrollerInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;
FSMC_NORSRAMȚontrollerIn