xinlinx dsp primer培训讲义

xinlinx

dsp

4星 · 超过85%的资源需积分: 9 10 浏览量更新于2023-07-15 收藏 12.46MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

-1

The DSP Primer

XUP Presents

Class Notes

August 2007

Part 1 of 2

绪论

DSP FPGA 引论 1.1

The FPGA DSP Evolution 1.2

FPGAs: A “Box” of DSP blocks 1.3

二进制加法和乘法 1.4

加法的 “ 开销 ” 1.5

乘法的 “ 开销 ” 1.6

“ 传统的 ” DSP 处理器 1.7

使用 DSP56307 处理器 1.8

汇编语言代码 1.9

门阵列 (GA) 1.10

普通的 FPGA 架构 1.11

FPGA 的应用 1.12

使用 FPGA - 重新思考 DSP 设计 1.13

使用 FPGA 实现 DSP 1.14

FPGA - 8 位并行加法器 1.15

FPGA - 8 位乘法器 1.16

FPGA FIR 滤波器 1.17

FIR 滤波器组 1.18

优化设计 1.19

使用 DSP 理论知识 .....! 1.20

欠采样硬件资源的节约 1.21

简化乘法 1.22

DSP FPGA Design Software 1.23

Xilinx System Generator 1.24

System Generator Design Flow 1.25

HDL Co-simulation 1.26

Hardware in the Loop Simulation 1.27

System Debug Facility 1.28

System Generator for DSP Design 1.29

本课程的目的 1.30

复习数字逻辑

数字逻辑 - 关键问题 2.1

逻辑电平与数制系统 2.2

噪声容限 2.3

十进制到二进制 2.4

十进制到二进制的转换 2.5

二进制算术计算 1 2.6

二进制算术计算 2 2.7

二进制数的数值范围 2.8

有符号二进制数值 2.9

使用 2 的补码的算术运算 2.10

十六进制 2.11

十六进制范例 2.12

问题 1 2.13

逻辑单元 2.14

通用门电路 2.15

布尔代数 2.16

布尔电路描述 2.17

标准布尔形式 2.18

两级逻辑门表示 2.19

布尔表达式与真值表 2.20

复习题 2.21

卡诺图 2.22

卡诺图范例 2.23

5 个变量的卡诺图 2.24

组合逻辑 2.25

仅有与非门的实现 2.26

示例 2.27

MSI 组件 - 全加器 (FA) 2.28

并行加法器 2.29

并行加法器延迟 2.30

并行减法器 I 2.31

并行减法器 II 2.32

串行加法器 2.33

二进制乘法 2.34

并行乘法器电路 2.35

串行乘法器电路 2.36

触发器 2.37

门控 SR 锁存器（Gated SR Latch） 2 . 3 8

门控 D 锁存器（Gated D Latch） 2 . 3 9

边沿触发器 2.40

正边沿 D 触发器 2.41

负边沿 D 触发器 2.42

JK 触发器 2.43

JK 触发器异步输入 2.44

触发器主要的操作特性 2.45

用于分频的 JK 触发器 2.46

纹波或异步计数器 2.47

状态图 2.48

计数方向 2.49

过渡状态 2.50

可重设置的十进制计数器 2.51

3. DSP

算术运算

绪论 3.1

整数表示 3.2

无符号整数 - 仅为正值 3.3

二进制反码 ( 针对负数 ) - 不使用 ! 3.4

2 进制补码 3.5

模数转换器 (ADC) 3.6

ADC 采样 “ 误差 ” 3.7

量化误差 3.8

范例 3.9

非整数数值 3.10

定点二进制数 3.11

定点量化 3.12

小数处理 - 归一化 3.13

截断 3.14

舍入 3.15

一种不同的方法 : Trounding 3.16

Trounding 的解释 3.17

浮点数 3.18

短指数 3.19

浮点数的 DSP 应用 3.20

多位数字相加 3.21

减法 3.22

翻转溢出 & 2 进制补码 3.23

饱和 3.24

Xilinx Virtex-II Pro 实现加法 3.25

Xilinx Virtex-II Pro Slice 的主要组件 3.26

Xilinx Virtex-II Pro 4 位加法器 3.27

定点加法 3.28

二进制乘法 3.29

乘法结构 3.30

Xilinx Virtex-II Pro 实现乘法 3.31

Xilinx Virtex-II Pro 实现乘法 (II) 3.32

Xilinx Virtex-II Pro 实现乘法 (VI) 3.33

基于 ROM 的乘法器 3.34

基于 ROM 的常数乘法器 3.35

常系数乘法 (KCM) 3.36

二进制补码的乘法 3.37

定点乘法 3.38

片上乘法器 3.39

除法 (i) 3.40

除法 (ii) 3.41

关于除法的问题 3.42

流水线除法阵列 3.43

平方根 (i) 3.44

平方根 - 另一种方法 3.45

平方根与除法 - 勾股定理 ! 3.46

复数加法 / 减法 3.47

复数乘法 3.48

另一种复数乘法 3.49

复数除法 3.50

总结 3.51

4. CORDIC

算法

简介 4.1

笛卡尔坐标平面旋转 4.2

伪旋转 4.3

CORDIC 方法 4.4

角度累加器 4.5

移位 - 加法算法 4.6

伸缩因子 4.7

旋转模式 4.8

向量模式 4.9

圆坐标系 4.10

其它的坐标系 4.11

通用的 CORDIC 方程 4.12

CORDIC 函数总结 4.13

其它的函数 4.14

精度 & 收敛性 4.15

FPGA 实现 4.16

迭代型位 - 串行设计 4.17

使用 CORDIC 计算向量幅度 4.18

应用 4.19

向量幅度计算 4.20

简化方程组 4.21

所需硬件 4.22

多少个迭代 ? 4.23

确定 OQE 4.24

近似误差 (i) 4.25

近似误差 (ii) 4.26

舍入误差 4.27

估算 deff 4.28

预测与仿真 4.29

CORDIC 整体设计 4.30

等效的直接设计 4.31

两个设计的比较 (i) 4.32

如何比较两个设计 ? (ii) 4.33

总结 4.34

5. DSP

简介

引言 5.1

DSP “ 革命 ” 5.2

二十一世纪的 DSP - 软件无线电 5.3

DSP 用于股票和证券 !? 5.4

高级数据处理 5.5

DSP 应用 5.6

DSP 技术策略 5.7

信号 5.8

放大与调节 5.9

放大器失真 5.10

谐波失真 5.11

谐波失真 II 5.12

谐波失真的测量 5.13

信号和噪声 5.14

固有噪声电平 5.15

噪声 / 失真链 .... 5.16

剩余369页未读，继续阅读

lifeng00503

粉丝: 1
资源: 3

会员权益专享

xinlinx dsp primer培训讲义

Xilinx DSP_For_FPGA_Primer

The Xilinx DSP Primer

xinlinx_ise教程

xinlinx fpga 例程下载

xinlinx a7系列硬件设计

xinlinx-7 速度等级 -1 -2

xinlinx的BANK

Xinlinx 黑金 AX7A035 FPGA 开发板

数字通信同步技术的matlab与fpga实现——xinlinx/vhdl版

Xinlinx原语

XINLINX公司开发板的嵌入式源代码，其中包括了基本的实验内容，系统大建，软件编写....zip

Xinlinx ISE FPGA设计中文教程

Xinlinx_ISE_13.1_Keygen

Xinlinx Nexys3串口通信综合实验

夏宇闻的FPGA教程 Altera Xinlinx

xinlinx ise 13.3 license

xinlinx FPGA 功耗估算工具

MindeNLP+MusicGen-音频提示生成

WNM2027-VB一款SOT23封装N-Channel场效应MOS管

线上营销推广策略设计与效果评估研究

会员权益专享

最新资源