TannerPro13.0集成电路设计教程：从S-Edit到LVS

"TannerPro13.0使用介绍和设计实例" Tanner Pro 13.0 是一款专用于集成电路（IC）设计的综合软件工具套件，它提供了全面的设计流程，从电路概念到最终的物理实现。这个工具集包含了以下几个关键组件： 1. **S-Edit**：电路图编辑器，用于创建和编辑电路原理图。S-Edit 13.0 提供了友好的用户界面，支持电路模式和符号模式的切换，允许用户查看和编辑不同层次的模块，甚至细化到MOS晶体管。绘制的电路图可以导出为EDIF、SPICE、TPR、VHDL和Verilog等多种格式，同时也能导入这些格式的文件。 2. **T-Spice**：电路仿真器，用于模拟和分析电路行为。T-Spice需要电路描述及额外的设置，如包含文件、电源设置、分析类型和输出选项。用户可以通过运行示例文件，如`invert_tran.cir`，来了解其工作原理，而模拟结果则通过W-Edit进行查看和分析。 3. **W-Edit**：这是一个显示T-Spice模拟结果的工具，用户可以通过它来观察和解析电路的性能指标，例如电压、电流和功率。 4. **L-Edit**：布局编辑器，用于编辑和优化物理布局。L-Edit处理版图设计，包括设计导航、图层分析、截面观察和设计规则检查。通过实例`lights.tdb`，用户可以学习如何使用L-Edit进行自动布局布线、DRC（设计规则检查）和电路转化。此外，L-Edit还可以将设计输出为GDSII文件，这是制造掩模版的标准格式。 5. **LVS（Layout Versus Schematic）**：这个工具用于验证L-Edit绘制的布局图是否与S-Edit的电路图一致，确保设计的物理实现准确无误地反映了逻辑设计。 Tanner Pro 13.0 的数字ASIC设计流程通常包括以下步骤： 1. 使用S-Edit创建和编辑电路原理图。 2. 用T-Spice进行电路仿真和分析。 3. 在L-Edit中进行物理布局和布线，执行DRC和LVS检查。 4. 最后，通过LVS确认电路的逻辑和物理设计匹配，输出GDSII文件进行制造。 这套工具套件对于IC设计工程师来说是非常宝贵的，它涵盖了从电路设计到物理实现的整个过程，有助于提高设计效率和准确性。通过实践设计实例，用户能够更好地理解和掌握Tanner Pro 13.0 的各项功能和操作流程。