12位流水线ADC采样保持电路设计

"本文主要探讨了12位流水线模数转换器（ADC）中采样保持电路的设计，强调了采样保持电路在ADC性能中的关键作用。随着CMOS技术的进步，CMOS图像传感器在各种图像采集应用中广泛应用，而流水线ADC因其高速、低功耗和中高精度特性成为图像传感器的理想选择。尽管国际上14位10MHz的流水线ADC技术已趋于成熟，但国内对于10位以上高精度ADC的研究仍有待深入。文章提出了一种全差分电荷转移结构的采样保持电路设计，该设计能够有效减少电荷注入和时钟馈通误差，并通过栅压自举电路消除开关非线性。此外，利用折叠式增益增强运算放大器减少有限增益和不完全建立导致的误差。在5V电源电压和20MS/s采样频率下，电路的无杂散动态范围（SFDR）达到76dB，采样精度为0.012%，符合12位精度标准。" 在模拟技术中，特别是在高精度12位流水线ADC设计中，采样保持电路是一个至关重要的组成部分。这种电路负责在采样阶段捕获输入信号的瞬时值，并在保持阶段保持这个值直到后续的转换过程。文中提到的全差分电荷转移型结构，是一种优化的采样保持电路设计，它通过特定的时钟控制（clk1和clk2）实现采样和保持功能。在采样阶段，输入信号的电荷被存储在采样电容Cs上，而在保持阶段，这些电荷被转移至反馈电容Cf，确保信号在转换期间不会丢失或改变。 电荷注入和时钟馈通是采样保持电路中常见的问题，它们会影响ADC的精度。全差分设计有助于减小这些误差，同时，通过使用栅压自举电路，可以进一步消除开关的非线性效应，提高电路的线性度。折叠式增益增强运算放大器则可以增强放大器的增益，降低由于增益不足和信号建立时间不足导致的误差，这对于实现高精度转换至关重要。 在实际测试中，这种12位采样保持电路在5V电源电压下，以20MS/s的采样频率工作，表现出优秀的性能。在处理奈奎斯特频率的输入信号时，其SFDR达到了76dB，这意味着它在频谱上具有良好的线性和低噪声，采样精度更是达到了0.012%，满足12位分辨率的需求。 本文介绍的全差分电荷转移型采样保持电路设计为高精度12位流水线ADC提供了有效解决方案，其性能指标证明了这一设计的可行性和实用性，对于国内在10位以上高精度ADC研究方面具有重要的参考价值。