DFT Compiler Scan用户指南E-2010.12-SP2：2011年3月学习设计详解

需积分: 50 190 浏览量更新于2024-07-16 4 收藏 7.34MB PDF 举报

"《DFT Compiler Scan 用户指南》版本E-2010.12-SP2，发布于2011年3月，是专为学习和理解数字测试(DFT)与扫描设计而编写的详细手册。该文档由Synopsys公司所有，包含了其版权和专有信息，受严格许可协议保护，仅能在许可范围内使用或复制。该用户指南深入探讨了DFT Compiler工具的功能，特别是扫描功能，这是现代集成电路设计中的关键组成部分，用于检测和调试设计中的潜在问题。用户可以从中学习如何有效地配置和执行静态时序分析、逻辑一致性检查、路径延迟测量等高级测试策略。此外，指南还涵盖了如何设置边界条件、扫描链、以及如何与其他设计工具（如Synthesis工具）集成，以实现完整的芯片验证流程。版权和复制权部分强调了遵守严格的法律条款的重要性，未经Synopsys书面许可，不得进行任何形式的复制、传输或翻译。每个内部使用的文档副本必须按照规定带有版权声明和序列号，并且必须包含原始的版权、商标和服务标记，以及任何专有权利声明。通过阅读和遵循这份指南，读者不仅可以掌握DFT Compiler Scan的具体操作步骤，还能理解在实际设计项目中如何实施有效的DFT策略，以确保电路的正确性和可靠性。对于从事硬件设计和验证工作的工程师来说，这是一份不可或缺的参考资料。"

Contents xvi

DFT

omp

can

ser

2010

SP2

DFT Compiler Scan User Guide Version E-2010.12-SP2

OCC and Clock Chain Synthesis Insertion Flow . . . . . . . . . . . . . . . . . . . . . . . . 9-13

Defining Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13

Defining Global Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-15

Configuring the OCC Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16

Specifying Scan Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17

Sample Script . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-18

User-Defined Instantiated Clock Controller and Clock Chain Insertion Flow. . . 9-19

Defining Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20

Defining Global Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23

Specifying Clock Chains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23

Specifying Scan Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-24

Sample Script . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-25

Hierarchical On-Chip Clocking Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-26

Reporting Clock Controller Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-28

OCC and Clock Chain Synthesis Insertion Flow . . . . . . . . . . . . . . . . . . . . . . . . 9-28

User-Defined Clock Controller and Clock Chain Insertion Flow . . . . . . . . . . . . 9-28

DRC Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-29

Enabling the OCC Controller Bypass Configuration . . . . . . . . . . . . . . . . . . . . . 9-30

Example Configurations on a Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-30

Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-31

Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32

Example 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-33

Waveform and Capture Cycle Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-34

10. Exporting to Other Tools

Verifying DFT Inserted Designs for Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2

SVF File Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2

Test Information Passed to the SVF File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3

Sample Script . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3

Formality Tool Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4

Exporting a Design to TetraMAX ATPG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4

Before Exporting Your Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4

Support for DFT Compiler Commands in TetraMAX ATPG . . . . . . . . . . . . 10-5

Creating Generic Capture Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5

Exporting Your Design to TetraMAX ATPG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-14

SCANDEF-Based Reordering Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16

剩余520页未读，继续阅读

waitmiss

粉丝: 0
资源: 4

DFT Compiler Scan用户指南E-2010.12-SP2：2011年3月学习设计详解

DFT Compiler

Tetramax Tutorial.pdf

TetraMAX User Guide

dft compiler rtl test design rule checking user guide.pdf

利用DFT实现两序列的卷积运算，并研究DFT点数与混叠的关系。 给定x(n)=nR_{16}(n),h(n)=R_8(n)，用FFT和IFFT分别求线性卷积和混叠结果输出，并用函数stem(n,y)画出相应的图形。

对向量X和Y做快速傅里叶变换

python dft

用 MATLAB 语言编写计算序列 x(n)的 N 点 DFT 的 m 函数文件 dft.m。并与 MATLAB 中的内部函数文件 fft.m 作比较。

若已知有限长序列 {1,2,-1,3} ，求该信号的8点、16点DFT，再由所得结果求IDFT，说明对信号进行DFT至少要进行多少点的？

.已知序列x(n)={1,2,3,3,2,1}用matlab计算X(k)的N点IDFT，验证DFT和IDFT的唯一性

最新资源

利用DFT实现两序列的卷积运算，并研究DFT点数与混叠的关系。给定x(n)=nR_{16}(n),h(n)=R_8(n)，用FFT和IFFT分别求线性卷积和混叠结果输出，并用函数stem(n,y)画出相应的图形。