VLSI测试与可测性设计：电流测量方法解析

"电流测量方法示意图-国科大-模式识别-2018期末试题" 在VLSI（超大规模集成电路）测试方法学中，电流测量是一项关键的技术，尤其对于评估芯片性能和诊断故障至关重要。电流测量通常分为直流和交流两种方式。在电流测量方法的示意图中，我们可以看到不同的实施策略。 对于直流测量，一种常见的方法是在旁路电容和CUT（Chip Under Test，测试中的芯片）的VDD引脚之间插入一个电阻。通过测量这个电阻两端的电压差，可以计算出流过芯片的静态电流。然而，这种方法的一个主要问题是电阻会降低CUT的VDD电压，需要额外的补偿措施以保持电源稳定性。此外，电阻还会旁路瞬变电流，这可能会影响测量的准确性。 图10.9展示了几种改进的电流探测方案。图10.9（a）使用高增益运算放大器来补偿电阻上的压降，同时提供较大的瞬态电流能力，但这对运算放大器的设计要求很高。图10.9（b）利用二极管钳位电阻压降，但二极管自身的正向电压降（约0.6~0.8V）限制了其实用性。图10.9（c）引入了一个旁路三极管，只在瞬态过程中导通，从而在正常状态下保持电阻作为电流测量路径。为了滤除高频噪声，图10.9（d）建议在电源引脚添加电容，形成一个滤波网络，例如2000~2500pF的电容与400~500Ω电阻的组合，提供广泛的频率响应。不过，这种电路可能导致RC负载效应，延长系统的稳定时间。 书中提到，可以通过进一步优化图10.9（d）的电路，去除电阻，以提高测量速度并扩大可测量的电流范围。这种方法需要读者深入分析电路的工作原理。 VLSI测试方法学和可测性设计是集成电路设计、制造、测试和应用领域的重要主题。这本书涵盖了电路测试的基础理论，数字电路的描述和模拟方法，以及专用可测性设计等内容，旨在为读者提供深入理解和实践技能。对于电路测试生成方法，如IDDQ测试（电流差分量子测试）、随机和伪随机测试原理，以及内建自测试（BIST）原理，书中都有详尽的阐述。此外，还讨论了数据压缩结构和在Memory和System-on-Chip（SoC）等专用电路中的可测性设计方法。 这本书不仅适合集成电路设计工程师、测试工程师、EDA工具开发人员和自动测试设备（ATE）专业人员作为参考，也是高等院校电子信息类专业高年级学生和研究生的理想教材。它强调了理论与实践的结合，旨在促进不同层次的电路设计、制造、测试和应用之间的交流。