低功耗BIST测试图形生成法：独特性与高效能

本文主要探讨了一种针对降低功耗的低跳变测试图形生成方法，发表于2013年的《西安交通大学学报》第47卷第2期。研究背景是由于传统测试图形生成电路存在的高功耗、硬件开销大以及故障检测困难等问题，该研究旨在提出一种创新的内建自测试（Built-in Self-Test, BIST）技术来改善这一状况。 研究者张国和等人提出的低功耗测试图形生成方法，通过结合线性反馈移位寄存器（Linear Feedback Shift Register, LFSR）和单输入变化（Single Input Change, SIC）计数器的工作，设计了一种新型的测试向量生成机制，即MSIC测试向量。这种方法的优势在于，通过精心设计的可配置SIC计数器和种子生成电路，可以确保任意两个MSIC测试图形在任何情况下都是唯一的，这在提高测试效率的同时也简化了故障检测过程。 实验部分以国际基准测试电路ISCAS'89为例，在Nangate 45纳米工艺的仿真环境下进行了验证。结果显示，使用该方法生成的测试电路平均功耗仅为被测电路正常工作时平均功耗的1%至3%，相较于传统的伪随机测试生成电路，其功耗节省了5.48%到66.86%。此外，新方法生成的测试图形还具备低跳变特性，这意味着在信号传输过程中数据波动较小，有助于提高测试精度和稳定性。 关键词包括测试图形生成、内建自测试、低功耗和低跳变，这些都表明了研究者对优化VLSI（Very Large Scale Integration）测试性能的深入理解和实践。这项工作对于降低现代集成电路测试中的能耗和复杂性具有重要意义，对于提高芯片的可靠性和测试效率具有实际价值。