90nm CMOS下纳米级WBAN Δ-Σ调制器优化设计与低功耗特性

本文主要探讨了在无线人体局域网(WBAN)中，基于15位字长累加器和预设LSB(Least Significant Bit)噪声抑制技术的Δ-Σ(Δ-Sigma)调制器的设计与纳米级实现。在90纳米CMOS工艺的背景下，作者对MASH(Modified Successive Approximation Register)结构的Δ-Σ调制器进行了优化设计，目标是提升噪声抑制性能、减小器件尺寸并降低功耗。 首先，文章指出，传统的Δ-Σ调制器在设计时面临的主要挑战包括稳定性、抗噪声能力、集成度和低功耗需求，尤其是在WBAN中的植入式设备中，这些特性至关重要。Δ-Σ调制器作为无线收发器的核心组件，负责动态小数分频和噪声转移至高频，通过锁相环的低通滤波器来实现噪声抑制。 优化设计的关键在于找到最佳的累加器位宽和量化噪声抑制策略。作者注意到，随着累加器位宽的增加，虽然可以一定程度上改善杂散抑制，但过宽的位宽会增加硬件复杂性和功耗。因此，设计者需要在性能提升和功耗控制之间寻求平衡。 文章详细展示了在不同累加器位宽和噪声抑制方法下，Δ-Σ调制器的分频效果、噪声抑制性能、核心尺寸和功耗的对比分析。结果显示，经过优化的Δ-Σ调制器在90纳米CMOS工艺下，尺寸达到了40.5微米×45微米的极小规模，仅消耗34微瓦的功率，这极大地满足了WBAN对微型化和超低功耗的需求。 此外，本文的工作成果对于后续无线收发器的设计具有重要意义，它提供了一种理论指导和实践参考，有助于推动无线体域网技术的发展，特别是在远程医疗监控、军事应用以及电子娱乐等场景中的高效能设备设计。 总结来说，本文的核心知识点包括Δ-Σ调制器在无线体域网中的作用、优化设计策略、关键技术参数如累加器位宽的选择、LSB噪声抑制技术的应用以及在实际工艺条件下的性能提升和尺寸/功耗优化。这项研究为无线通信和生物传感器技术领域的微电子设计提供了一项实用且高效的解决方案。