![](https://csdnimg.cn/release/download_crawler_static/88029677/bgd.jpg)
XTAL1 (19 脚)和 XTAL2 (18 脚)为振荡器输入输出端口,外接 12MHZ 晶振。
RST/VPD(9 脚)为复位输入端口,外接电阻电容组成的复位电路。VCC(40 脚)和 VSS
(20 脚)为供电端口,分别接+5V 电源的正负端。P0~P3 为可编程通用 I/O 脚,其功能
用途由软件定义,在本设计中,P0 端口(32~39 脚)被定义为 N1 功能控制端口,分别
与 N1 的相应功能管脚相连接,13 脚定义为 IR 输入端,10 脚和 11 脚定义为 I2C 总线控
制端口,分别连接 N1 的 SDAS(18 脚)和 SCLS(19 脚)端口,12 脚、27 脚及 28 脚
定义为握手信号功能端口,连接主板 CPU 的相应功能端,用于当前制式的检测及会聚
调整状态进入的控制功能。
P0 口是一组 8 位漏极开路型双向 I/O 口,也即地址/数据总线复用口。作为输出口
用时,每位能吸收电流的方式驱动 8 个 TTL 逻辑门电路,对端口 P0 写“1”时,可作为高
阻抗输入端用。在访问外部数据存储器或程序存储器时,这组口线分时转换地址(低 8
位)和数据总线复用,在访问期间激活内部上拉电阻。在 FLASH 编程时,P0 口接收指
令字节,而在程序校验时,输出指令字节,校验时,要求外接上拉电阻。
P1 口是一个带内部上拉电阻的 8 位双向 I/O 口,P1 的输出缓冲级可驱动(吸收或
输出电流)4 个 TTL 逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电
平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号
拉低时会输出一个电流(IIL)。
P2 口是一个带有内部上拉电阻的 8 位双向 I/O 口,P2 的输出缓冲级可驱动(吸收
或输出电流)4 个 TTL 逻辑门电路。对端口 P2 写“1”,通过内部的上拉电阻把端口拉到
高电平,此时可作输入口,作输入口使用时,因为内部存在上拉电阻,某个引脚被外部
信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或 16 位地址的外部数据存储
器(例如执行 MOVX@DPTR 指令)时,P2 口送出高 8 位地址数据。在访问 8 位地址
的外部数据存储器(如执行 MOV@RI 指令)时,P2 口输出 P2 锁存器的内容。FLASH
编程或校验时,P2 亦接收高位地址和一些控制信号。
P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。P3 口输出缓冲级可驱动(吸收
或输出电流)4 个 TTL 逻辑门电路。对 P3 口写入“1”时,它们被内部上拉电阻拉高并可
作为输入端口。此时,被外部拉低的 P3 口将用上拉电阻输出电流(IIL)。P3 口除了作
为一般的 I/O 口线外,更重要的用途是它的第二功能。P3 口还接收一些用于 FLASH 闪
速存储器编程和程序校验的控制信号。