龙芯体系结构实验：多周期CPU存储器替换V0.21

Lab02_多周期CPU存储器替换是一个针对计算机体系结构课程的实验，其主要目标是让学生通过实践加深对多周期CPU设计的理解和应用。以下是实验的核心知识点： 1. 实验目的： - 本实验旨在帮助学生熟悉实验平台，特别是使用Vivado工具和龙芯体系结构实验箱（Artix-7）进行设计。 - 学生将进一步掌握多周期CPU的设计和实现，包括如何将理论知识迁移到实际的硬件平台上。 - 实验强调verilog语言在电路设计中的运用，这对于理解并构建复杂的CPU逻辑至关重要。 - 通过这个实验，学生能够为后续课程和项目打下坚实的基础。 2. 实验设备： - 学生需要一台装有Xilinx Vivado版本至少为2017.1或2017.2的计算机，用于软件开发和仿真。 - 龙芯体系结构教学实验箱，基于Artix-7芯片，作为硬件实现平台。 3. 实验任务： - 迁移和扩展已经学过的多周期CPU设计，使其能够在当前实验平台上运行。 - 必须实现特定的15条MIPS指令，如LUI、ADDU、ADDIU等，这涵盖了基本的数据处理和控制指令。 - CPU需配置两个独立的SRAM接口，分别负责取指和数据访问，且接口必须是同步的，即操作与时钟同步。 - 在设计中添加必要的debug信号，以便于验证平台对CPU行为的监控。 - CPU的复位功能设置为从虚拟地址0xbfc00000开始取指，体现虚实地址映射原则。 - 虚实地址转换规则为虚地址直接对应物理地址，即虚拟地址就是实际执行的地址。 在整个实验过程中，学生需要查阅MIPS指令系统规范文档，确保指令正确执行，并可能需要查阅"A05_体系结构研讨课"的相关资料，以便在设计过程中遵循正确的规格和标准。通过这个实验，学生不仅能提升硬件设计技能，还能深入理解计算机体系结构的核心概念。