低功耗多点翻转加固锁存器：LPMNUHL设计

"有效容忍单粒子多点翻转的加固锁存器——低功耗多点翻转加固锁存器(LPMNUHL)是一种新的解决方案，用于应对集成电路工艺进步带来的电荷共享效应导致的单粒子多点翻转问题，从而提高芯片的可靠性。这种锁存器基于DICE结构，采用三模冗余容错机制，并在输出端使用‘三中取二’表决器，能100%容忍三点翻转，四点翻转的容忍率高达90.30%。此外，它还通过高速传输路径、时钟选通技术和钟控表决器实现低功耗设计。在32nm工艺下，与最佳的三点翻转加固锁存器相比，LPMNUHL在延迟、功耗、功耗延迟积和面积方面都有显著降低，并且对电压/温度波动不敏感。" 在当前微电子技术的发展中，随着集成电路工艺的不断提升，电荷共享效应引发的单粒子多点翻转现象对芯片的稳定性构成严重威胁。针对这一问题，研究人员提出了低功耗多点翻转加固锁存器(LPMNUHL)，这是一种创新的锁存器设计，专门用于抵抗单粒子多点翻转事件。LPMNUHL的核心是基于双联互锁存储单元(DICE)的结构，这种结构具有自我恢复能力，能够有效应对单点翻转。 为了增强容错能力，LPMNUHL采用了三模冗余设计，这意味着系统中有三个独立的逻辑路径，当其中任意两个路径的输出一致时，系统将选择该逻辑值作为最终输出。这在输出端通过一个“三中取二”表决器实现，确保了即使在发生单粒子多点翻转的情况下，也能提供正确的逻辑值，避免了高阻态的出现，从而增强了系统的抗软错误能力。 LPMNUHL的另一个显著优点是其低功耗特性。通过引入高速传输路径、时钟选通技术和钟控表决器，能够在保证功能的同时，显著降低功耗。在32纳米工艺的SPICE仿真结果中，LPMNUHL在延迟、功耗和功耗延迟积等方面均优于现有的加固锁存器，延迟平均减少40.16%，功耗平均降低44.96%，功耗延迟积平均降低65.40%，面积也平均减少了34.60%。此外，该锁存器对于电压和温度的波动表现出良好的稳健性，提高了整个系统的鲁棒性。 该研究由来自不同机构的研究团队共同完成，包括合肥工业大学电子科学与应用物理学院、计算机与信息学院以及安徽工程大学电气工程学院的学者，他们专注于SoC芯片的抗辐射加固、硬件容错、硬件安全、NoC测试、3D芯片测试与容错等多个相关领域。这项工作不仅展示了在当前工艺水平下解决单粒子多点翻转问题的有效方法，也为未来更先进工艺节点的芯片设计提供了重要的参考和指导。