抗辐射加固SR锁存器设计及其在振荡器中的应用

"一种新颖的抗辐射加固SR锁存器设计" 本文主要介绍了一种创新的抗辐射加固SR（Set-Reset）锁存器电路设计，该设计针对的是提高电子设备在恶劣辐射环境中的稳定性，特别是在设计DC-DC开关电源振荡器时的重要组件——SR锁存器的辐射抗性。SR锁存器是数字电路中的基本存储单元，用于保持数据状态，其抗辐射性能直接影响到整个电路系统的可靠性和稳定性。 设计中采用了空间冗余的方法，即通过增加电路的物理冗余来增强抗辐射能力。这种设计思路在标准的2P5M0.25μm工艺下进行了实现和验证，电路的版图面积为130μm×50μm。经过测试，该锁存器能够抵抗最大总剂量效应达到100kRad(Si)，并且能承受的最大线性能量传输(LET)值为85MeV-cm²/mg。这些参数表明了设计的抗辐射能力相当强。 相比于传统的三模冗余SR锁存器，新型设计在减少晶体管数量的同时，增大了电路节点的临界电荷。这使得在电路节点可能发生的多处翻转情况下，抵抗单粒子翻转（Single Event Upset, SEU）的成功率更高。SEU是辐射环境下常见的现象，可能导致数据错误，影响电路正常工作。因此，提高抗SEU的能力对于保证系统在高辐射环境下的可靠性至关重要。 此外，文章中还强调了该设计的关键应用领域，如航天、核工业、高能物理实验等，这些领域通常对电子设备的辐射抗性有严格要求。通过对SR锁存器进行辐射加固，可以提高整个系统在这些环境下的生存能力和运行稳定性。 这项研究为提高SR锁存器的抗辐射性能提供了一个新的设计方案，减少了晶体管数量，增强了抗SEU能力，对于提升高辐射环境中的电子设备性能具有重要意义。设计的实施和验证过程，以及对性能指标的详细分析，为未来类似领域的研究提供了有价值的参考。