子图同构技术在晶体管级电路门级模型抽取中的应用研究

"基于子图同构的晶体管级电路门级模型抽取的研究1" 这篇论文探讨了在超大规模集成电路（VLSI）背景下，如何有效地从晶体管级电路网表中提取门级模型的问题。随着VLSI技术的不断发展，电路设计的复杂度急剧增加，因此自动抽取门级模型成为一项至关重要的任务。门级模型在电路功能仿真中能够大幅减少计算资源的消耗，相较于晶体管级仿真，具有更高的效率。此外，在形式化验证特别是等价性检验中，门级模型同样发挥着关键作用。 论文聚焦于基于子图同构的晶体管级电路门级模型抽取方法，这是一种有效降低时间复杂度、提升抽取效率的策略。该方法将电路转化为图形结构，利用图的同构性质，简化了复杂度，从而能够处理大规模的电路问题。 论文的主要贡献包括对两种主要的门级模型抽取方法——包括基于子图同构的方法——的深入研究和比较。作者徐玉婷特别关注了基于子图同构的方法，并对其进行了理论分析。在此基础上，她对著名的DECIDE算法进行了改进和实现，这表明论文不仅涉及理论研究，还包含了实际操作的成果。 DECIDE算法是一种经典的门级模型抽取算法，通过优化和调整，有可能进一步提升其在处理复杂电路时的速度和精度。论文中可能详细阐述了算法改进的具体步骤、优化策略以及实验结果，但具体内容未在摘要中完全给出。 这篇论文为解决VLSI电路的自动化建模问题提供了新的视角和实用工具，对于提升电路设计和验证的效率具有积极意义。通过改进现有的抽取算法，研究者旨在推动这一领域的技术进步，为未来的电路设计和验证提供更高效的方法。