数据结构运算题解析:矩阵存储与遍历算法

需积分: 10 1 下载量 140 浏览量 更新于2024-09-14 收藏 102KB DOC 举报
"这份资料是关于数据结构的期末综合练习,包含了多项运算题,主要涉及矩阵存储、数组地址计算、二叉树与普通树的遍历等知识点。" 以下是相关知识点的详细说明: 1. 矩阵存储:在计算机内存中,矩阵可以按行或按列存储。当矩阵元素a[i][j]按行存储时,其地址是LOC(0,0) + i*d + j*d,而按列存储时,地址是LOC(0,0) + j*d + i*d。地址之差为i*d - j*d。 2. 数组地址计算:二维数组A[10][20]按行存储,若A[0][0]的地址是200,每个元素占1个存储字,A[6][2]的地址可以通过公式计算得出:200 + (6-0)*20 + (2-0) = 242。 3. 同理,当二维数组按列存储时,A[6][2]的地址是200 + (2-0)*10 + (6-0) = 260。 4. 下三角矩阵存储:对于10x10的矩阵A,其下三角部分按行存储,若A[0][0]在B[0]中,A[8][5]在B中的位置可通过公式计算:(8+1)*(8+1) - (8+1) + 5 = 61,所以A[8][5]在B[61]。 5. 对称矩阵存储:对于10x10的对称矩阵,上三角部分按行存储,A[8][5]在B中的位置同样通过计算得出,但由于是上三角,不需要考虑对角线以下的元素,所以A[8][5]在B中的位置为5*(5+1)/2 + 5 = 20。 6. 二维数组地址计算:给定二维数组A[m][n],按行存储,A[0][0]在644,A[2][2]在676,每个元素占一个字,可以推算出A[4][4]的位置为644 + (4-0)*(n+1) + (4-0) = 712。 7. 同理,对于二维数组A[11][6],A[8][4]的地址是1000 + (8-0)*6*4 + (4-0)*4 = 2024。 8. 三维数组地址计算:对于三维数组A[10][20][15],按页/行/列存储,首元素在1000,每个元素占4字,A[8][4][10]的地址为1000 + (8-0)*20*15 + (4-0)*15 + (10-0)*4 = 3340。 9. 二叉树遍历:二叉树广义表表示为a(b(c),d(e,f)),中序遍历结果为:c-b-e-f-a,后序遍历结果为:c-e-f-d-b-a,按层遍历结果为:a-b-c-d-e-f。 10. 同理,二叉树广义表表示为A(B(,D(G)),C(E,F)),前序遍历结果为:A-B-D-G-C-E-F,中序遍历结果为:B-D-G-A-E-C-F,按层遍历结果为:A-B-C-D-E-F-G。 11. 普通树遍历:普通树广义表表示为a(b(e),c(f(h,i,j),g),d),先根遍历结果为:a-b-e-c-f-h-i-j-g-d,后根遍历结果为:e-h-i-j-f-c-g-d-a,按层遍历结果为:a-b-c-d-f-e-g-h-i-j。 12. 二叉树的前序和中序序列确定后序序列:先根序列A,B,C,D,E,F,G,H,I,J,中根序列C,B,A,E,F,D,I,H,J,可以构建二叉树,然后得到后序序列D,F,E,B,I,H,J,C,A。 这些题目和解答涵盖了数据结构中的基础概念,如矩阵存储方式、数组地址计算、以及不同类型的树的遍历方法,这些都是数据结构课程中的核心知识点。
2009-11-16 上传
本科生期末试卷十三 一、 选择题(每小题1分,共10分) 1. 计算机硬件能直接执行的只有______。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言 2. 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是______。 A.11001011 B.11010110 C.11000001 D.1100100 3. 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 4. 某计算机字长16位,它的存贮容量是64K,若按字编址,那么它的寻址范围是______。 A.64K B.32K C.64KB D.32KB 5. 主存贮器和CPU之间增加cache的目的是______。 A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量 C.扩大CPU中通用寄存器的数量 D.扩大外存的容量 6. 用于对某个寄存器中操作数的寻址方式称为______寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 7. 异步控制常用于______作为其主要控制方式。 A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU中 C硬布线控制器中 D.微程序控制器中 8. 系统总线中地址线的功能是______。 A.选择主存单元地址 B.选择进行信息传输的设备 C.选择外存地址 D.指定主存和I/O设备接口电路的地址 9. 在微型机系统中,外围设备通过______与主板的系统总线相连接。 A.适配器 B.设备控制器 C.计数器 D.寄存器 10.发生中断请求的条件是______。 A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 二、填空题(每小题3分,共15分) 1.表示法主要用于表示A______数的阶码E,以利于比较两个B______数的大 小和C______操作。 2.存储器的技术指标有A______、B______、C______和存储器带宽。 3.寻址方式根据操作数的A______位置不同,多使用B______型和C______型。 4.当今的CPU芯片,除了包括定点运算器和控制器外,还包括A______,B______ 运算器和C______管理等部件。 5. PCI总线采用A______协议和B______仲裁策略,具有C______能力。 三、(10分)已知X=2010×0.11011011,Y=2100×(-0.10101100),求X+Y。 四、(9分)某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0,请 分别按下述两种方式写出C4C3C2C1的逻辑表达式。 (1)串行进位方式 (2)并行进位方式 五、(9分)一台处理机具有如下指令格式:。 6位 2位 3位 3位 OP X 源寄存器 目标寄存器 地址 其格式表明有8个通用寄存器(长度16位),X为指定的寻址模式,主存最大容量为256 K字 1) 假设不用通用寄存器也能直接访问主存的每一个操作数,并假设操作码域OP=6位,请问地址码域应该分配多少位?指令字长度应有多少位? 2) 假设X=11时,指定的那个通用寄存器用作基址寄存器,请提出一个硬件设计规则,使得被指定的通用寄存器能访问1M的主存空间中的每一个单元。 六、(10分)假设某计算机的运算器框图如图B13.1所示,其中ALU为16位的加法器(高电平工作),SA 、SB为16位锁存器,4个通用寄存器由D触发器组成,Q端输出,其读写控制如下表所示: 读控制 写控制 R RA0 RA1 选择 W WA0 WA1 选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入 图B13.1 要求:(1)设计微指令格式。 (2)画出ADD,SUB两条微指令程序流程图(不编码)。 七、(9分)CPU响应中断应具备哪些条件?画出中断处理过程流程图。 八、(9分)CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求: 1.Cache 命中率H。 2.Cache/主存系统的访问效率e。 3.平均访问时间Ta。 九、(10分) 1) 简要说明I/O标准接口SCSI的性能特点 2) 若设备优先级依次为CD-ROM,扫描仪、硬盘,画出SCSI接口配置图 十、(9分)用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。