Xilinx 7系列PCIe高性能DMA设计与参考应用

需积分: 50 114 浏览量更新于2024-07-21 收藏 2.11MB PDF 举报

本应用笔记详细介绍了如何使用Xilinx® 7系列的Endpoint PCI Express®解决方案设计和实现高性能的Bus Master设计。XAPP1052 (v3.3)发布于2015年4月3日，网址为www.xilinx.com。该文档的核心内容围绕以下几点展开： 1. **设计与实施**：指南涵盖了Bus Master设计的基本原理和技术，包括如何在Xilinx 7系列FPGA中集成PCIe接口，确保系统间的高效数据传输。 2. **参考设计**：提供了一个基于Bus Mastering的性能演示参考设计，这个设计适用于多种系统环境，可作为用户进行自定义应用的起点，特别关注DMA（Direct Memory Access）功能。它已被更新，以支持Kintex-7 FPGA系列，利用Vivado Design Suite针对Xilinx KC705 Evaluation Kit板进行优化。 3. **平台兼容性**：设计包含了针对Virtex-6和Spartan-6 FPGA的PCIe Integrated Block的所有必要文件，Virtex-5 FPGA的Endpoint Block Plus Wrapper Core，以及针对Spartan-3系列设备的PCIe Endpoint PIPE。 4. **硬件与软件组件**：BMD硬件设计还包括了针对Windows和Linux操作系统的内核模式驱动程序，以及Windows 32-bit和Linux下的软件应用程序源代码，方便用户在不同平台上部署和调试。通过阅读这份手册，开发者能够掌握Xilinx 7系列PCIe开发的关键要素，了解如何利用这些技术来构建高性能、可扩展的系统，并且可以直接使用提供的参考设计和工具，加速自己的项目开发过程。无论是对于初学者还是有经验的工程师来说，这都是一份宝贵的资源，有助于提升对PCIe接口理解和应用能力。

Setting Up the BMD Design

XAPP1052 (v3.3) April 3, 2015 www.xilinx.com 8

5. Click OK.

6. Source files can be examined, but no modifications are necessary.

7. Click Generate Bitstream.

8. When the bitstream is generated, use either the Hardware Manager or the iMPACT tool to

program the KC705 board.

Generating the Core Using ISE Design Suite

To generate the core, follow these steps:

1. Ensure the latest Xilinx ISE Design Suite is installed. The latest updates are located at

www.xilinx.com/support/download/index.htm

2. Start the CORE Generator™ tool and create a new project.

3. Target the appropriate device and generate the core in Verilog.

4. In the taxonomy tree, select Standard Bus Interface > PCI Express.

5. Select the appropriate endpoint solution for the targeted device and select Customize.

6. In the customization GUI, name the core to be generated bmd_design.

7. Select the correct reference clock frequency for the board targeted. See the board user

guide for information on reference clock frequencies available on the board. For example,

the Hi-tech Global board requires a 250 MHz reference clock, and the ML555 requires a 100

MHz reference clock.

8. Depending on the core targeted, the order of customization pages may differ. Ensure the

following two changes are made:

X-Ref Target - Fi gure 5

Figure 5: Vivado Design Suite Open Project Example

剩余42页未读，继续阅读

jiqicat

粉丝: 0
资源: 2

Xilinx 7系列PCIe高性能DMA设计与参考应用

Mia_PDF_Tool v1.0

Xilinx-7系列PCIe-IP核用户手册

Xilinx IP——PCIE开发.docx

Xilinx 7系列 PCIe 开发与性能优化指南

Xilinx V6 FPGA PCIE手册

Xilinx 7系列PCIe IP核详细手册与接口详解

Xilinx 7Series PCIe IP核用户手册

Xilinx官方PCIE IP核心使用手册

Xilinx 7系列FPGA PCIe IP核设计与应用指南

XILINX PCIE

最新资源