P6实验报告一：数据通路设计及PC模块功能详解

根据当前 PC 值从存储器中读取指令，并将其存储到 IR 中2解码指令根据 IR 中的操作码，对指令进行解码，并确定下一条指令的地址3输出下一 PC 值将当前 PC 加 4，并将结果存储到 PC4 中（4）IDF 调度器中包含PC从IF到ID的锁存器，可以根据PC的值取出当前指令 (5) 数据通路设计中的模块间的数据传输均通过寄存器完成。 (6)为使充分利用硬件进行并行，在读表等需要时间的操作上均在前一周期准备好。 二、 控制器设计1、设计简单并行控制器和多周期控制器。2、任一种控制器定义指令周期长度、各段的开始结束时钟周期。3、指令如下 (I)数据移位指令 (II)跳转指令 (II)ALU指令 (IV)加载指令 (V)存储指令 注：设计时可根据需求增加其他指令。要求各种指令在CPU设计过程中均能运行。4、控制器设计应该有解释说明。包括指令周期段划分的根据，多种指令运行所需要的时钟周期的分配，是否增加或修改状态保持寄存器等对于指令执行的影响，控制器设计上的特色。5、P6的设计使用自定义指令集，需构建相应的指令执行流程。理论计算所需的时钟周期，然后写出控制器工作时序。三、条换、缺失页执行设计1、页表支持的页面大小为4096字节，需支持8位页内地址和20位物理地址页面总数为32个。2、 TLB的大小为8，是全关联的，采用FIFO方式进行替换，每个TLB的结构如下所示。 (组号，页号，物理号，重命中)3、替换的是原有的页表情况下需要实现物理内存的替换算法。4、当产生缺失页的时候，按照基于软件的TLB操作，显示替换TLB的结果，并对内存空间进行读写的操作。五、总控执行、自平衡和综合实验 1、 内存子系统的总控设计2、内存控制相关的I/O接口，如内存的写和读，以及对内存空间的分配。 3、总控和内存系统的交互设计（如给出总控和内存系统交互的时序图）4、对于保证总控的执行需达到相应的自平衡问题的解决5、对于总控和内存模块通过编译综合实验的进行设计， 在计算机组成原理中，P6设计文档对于计算机的数据通路设计、控制器设计、页面切换和缺失页执行设计、总控执行、自平衡和综合实验等方面进行了详细的介绍和要求。在数据通路设计中，通过多路选择器和各个模块之间的协调，实现了指令的流畅传输和处理。控制器设计方面，对包括数据移位指令、跳转指令、ALU指令、加载指令、存储指令在内的多种指令进行了详细的设计和要求，确保各种指令均能在CPU设计过程中运行。同时，对TLB的大小和替换算法进行了明确规定，以确保内存管理的有效性和可靠性。总控系统对内存的分配、I/O接口以及自平衡问题进行了综合考虑，实现了对内存系统的全面掌控和有效管理。整体而言，P6设计文档为计算机组成原理课程设计提供了清晰明了的指导和要求，能够帮助学生深入理解计算机组成理论，并通过实际操作进行巩固和应用。