基于基于CPLD的的TMS320F2812硬件平台设计硬件平台设计
1 引言 TMS320F2812是美国德州仪器公司推出的C2000 家族中一代产品。先进的内部和外设结构使得该
处理器主要用于大存储设备管理、高性能的控制场合。在F2812构成的应用系统中,需要设计一些逻辑控制电路
来保证系统正常有序地工作。这里,我们采用CPLD 来设计外围电路的译码及逻辑控制,使DSP 系统达到小型
化、集成化和高可靠性。 2 CPLD在TMS320F2812系统中的应用 2.1 TMS320F2812介绍
TMS320F2812 数字信号处理器是在F24X的基础上开发的高性能定点芯片。能够运行24x 开发的代码程序,并
且F2812 采用32bit 操作大
1 引言引言
TMS320F2812是美国德州仪器公司推出的C2000 家族中一代产品。先进的内部和外设结构使得该处理器主要用于大存储
设备管理、高性能的控制场合。在F2812构成的应用系统中,需要设计一些逻辑控制电路来保证系统正常有序地工作。这里,
我们采用CPLD 来设计外围电路的译码及逻辑控制,使DSP 系统达到小型化、集成化和高可靠性。
2 CPLD在在TMS320F2812系统中的应用系统中的应用
2.1 TMS320F2812介绍介绍
TMS320F2812 数字信号处理器是在F24X的基础上开发的高性能定点芯片。能够运行24x 开发的代码程序,并且F2812
采用32bit 操作大大提高了处理能力。它的主要特点如下:
● 采用高性能的静态CMOS 技术,主频可以工作在150 MHZ(时钟周期可达6.67ns);
● 高性能的 32 位中央处理器,可以进行16 位X16 位以及32 位X32 位的乘且累加操作;
● 片内大容量存储器,128 K×16 bits 的Flash 和18 K×16 bits 的数据/程序存储器;
● 高速外设接口,多可扩展1.5 M×16 bit 存储器;
● 3 个32-bit CPU 定时器,其中CPU 定时器1 和CPU 定时器2 被保留用作实时操作系统OS。CPU 定时器0 可供用户使
用,作为独立的,全局性的定时中断控制;
● 具有 12-bit 的 ADC 流水线变换时间60 ns,单变换200 ns;可选择两个时间管理器触发功能;
● 改进的 eCAN 2.0B 接口模块;
● 多种串行通信接口(2 个UART、1 个SPI 及1 个MCBSP);
● 高性能低功耗,采用1.8V 内核电压和3.3V 外围接口电压;
2.2 硬件结构介绍硬件结构介绍
我们采用 Alter 公司的EPM7064S 芯片来完成内部逻辑管理及与总线接口工作。该芯片采用快闪存储技术
(FastFLASH),功耗较低。宏单元数达到64 个,完全满足设计的逻辑要求。引脚到引脚的延时为4ns,计数器频率可达
151MHZ。其输出电压为3.3V 或5V,可以通过设置VCCIO 引脚来选择不同的输出电压。I/O 引脚可接受5V、3.3V 和2.5V 的
混合电压输入,在多电源混合系统中,这一特性非常有用,可以节省大量的电平转换器。
TMS320F2812 应用系统需要外扩一些必要的电路,包括支持内部程序运行的RAM 和EEROM,以及D/A 转换电路等,其
系统结构框图如图1 所示: