TMS320F28335 DSP中文数据手册:全面特性与功能概览

5星 · 超过95%的资源 需积分: 9 30 下载量 171 浏览量 更新于2024-07-27 2 收藏 2.81MB PDF 举报
TMS320F28335 DSP 数据手册是针对TI公司生产的TMS320F28335、TMS320F28334以及TMS320F28332系列数字信号控制器(DSC)的官方技术文档。这份手册主要关注于产品的特性和使用指南,包括其硬件设计、功能特性、内存映射和接口详细描述。 1. 特性部分(1.1)介绍了该系列DSP的主要功能,可能包括高处理能力、低功耗设计、以及专为实时应用优化的特性。用户可以在这里找到处理器性能指标、数字信号处理能力等关键信息。 2. 开始使用部分(1.2)指导用户如何启动和配置设备,可能包含电源管理、初始化步骤和基本操作流程,以便快速集成到项目中。 2.1 引脚分配和2.2 信号说明章节详细阐述了DSP的物理接口,包括输入/输出引脚的功能、电源和接地规范,以及重要的模拟和数字信号,有助于理解和连接硬件电路。 3. 功能概述(3.1-33)深入解析了TMS320F28335 DSP的核心组成部分和工作原理。内存映射部分解释了哈弗总线架构如何组织内部存储器,如C28xCPU的寄存器空间、不同等级的SARAM(静态随机访问存储器)以及闪存区域。此外,还涵盖了实时JTAG接口用于调试、外部接口XINTF(外部中断接口)、以及低功耗模式的管理。 - C28xCPU提供了强大的计算能力,支持多任务处理和高效算法实现。 - 外设总线支持多种外设连接,如定时器、计数器、I/O口等,便于系统扩展。 - 安全性功能包括外部中断系统、振荡器和锁相环(PLL)以及专门的安全机制,确保系统的可靠运行。 - 外设中断扩展块( PIE)允许灵活的中断管理和响应策略。 这份手册在2007年6月首次发布,并于2012年8月进行了修订,以反映最新的生产和设计信息。对于任何使用TMS320F28335 DSP的开发人员或工程师来说,它是必备的技术参考文档,提供了解决问题、优化性能和实现高效代码的关键资料。查阅时务必注意生产日期,因为后续的修改可能会包含新的改进和功能。访问TI官方网站ti.com.cn可获取最完整和最新的文档支持。
2020-05-13 上传
TMS320F2833x TMS320F2823x DSC .................................................................................. 10 1.1 特性 ......................................................................................................................... 10 1.2 开始使用 .................................................................................................................... 11 2 .................................................................................................................................. 12 2.1 引脚分配 .................................................................................................................... 14 2.2 信号说明 .................................................................................................................... 23 3 ............................................................................................................................ 33 3.1 内存映射 .................................................................................................................... 34 3.2 简要说明 .................................................................................................................... 41 3.2.1 C28x CPU ....................................................................................................... 41 3.2.2 内存总线(哈弗总线架构) .................................................................................... 41 3.2.3 外设总线 ......................................................................................................... 41 3.2.4 实时 JTAG 和分析 .............................................................................................. 42 3.2.5 外部接口(XINTF) ................................................................................................ 42 3.2.6 闪存 ............................................................................................................... 42 3.2.7 M0,M1 SARAM ............................................................................................... 42 3.2.8 L0, L1, L2, L3, L4, L5, L6, L7SARAM ........................................................................ 43 3.2.9 引导 ROM ........................................................................................................ 43 3.2.9.1 引导加载器使用的外设引脚 ....................................................................... 44 3.2.10 安全性 ............................................................................................................ 44 3.2.11 外设中断扩展 (PIE) 块 ......................................................................................... 46 3.2.12 外部中断 (XINT1-XINT7,XNMI) ............................................................................. 46 3.2.13 振荡器和锁相环 (PLL) .......................................................................................... 46 3.2.14 安全装置 ......................................................................................................... 46 3.2.15 外设时钟 ......................................................................................................... 46 3.2.16 低功率模式 ....................................................................................................... 46 3.2.17 外设帧 0,1,2,3 (PFn) ...................................................................................... 47 3.2.18 通用输入/输出 (GPIO) 复用器 ................................................................................. 47 3.2.19 32 位 CPU 定时器 (0,1,2) .................................................................................. 47 3.2.20 控制外设 ......................................................................................................... 48 3.2.21 串行端口外设 .................................................................................................... 48 3.3 寄存器映射 ................................................................................................................. 49 3.4 器件仿真寄存器 ............................................................................................................ 51 3.5 中断 .......................................................................................................................... 52 3.5.1 外部中断 ......................................................................................................... 56 3.6 系统控制 .................................................................................................................... 57 3.6.1 OSC 和 PLL 块 .................................................................................................. 58 3.6.1.1 外部基准振荡器时钟选项 .......................................................................... 59 3.6.1.2 基于 PLL 的时钟模块 .............................................................................. 60 3.6.1.3 输入时钟损失 ....................................................................................... 61 3.6.2 安全装置块 ....................................................................................................... 62 3.7 低功率模式块 .....................................................................................