Xilinx 50Gb以太网子系统设计与开发指南

需积分: 0 146 浏览量更新于2024-06-18 1 收藏 12.26MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

表 6：AXI4-Stream 接收接口信号

信号 I/O 时钟域描述

rx_core_clk 输入所有 RX AXI 信号均以此时钟为参考。

rx_axis_tdata[127:0] 输出 rx_core_clk AXI4-Stream 数据，可连接到用户逻辑。

rx_axis_tuser_tvalid 输出 rx_core_clk AXI4-Stream 数据有效。此信号为 1 时，表示 RX AXI 数据总线上的

数据有效。

rx_axis_tuser_sop0

rx_axis_tuser_sop1

输出 rx_core_clk 此信号断言有效时，表示接收到的以太网帧起始。

rx_axis_tuser_eop0

rx_axis_tuser_eop1

输出 rx_core_clk 此信号断言有效时，表示接收到的以太网帧结束。2 位 - 每个分段 1

位。

rx_axis_tuser_err0

rx_axis_tuser_err1

输出 rx_core_clk RX AXI 错误指示信号。

• 1 指示接收到的包无效。

• 0 指示接收到的包有效。2 位 - 每个分段 1 位。

rx_axis_tuser_mty0[2:0]

rx_axis_tuser_mty1[2:0]

输出 rx_core_clk 此总线用于指示对应当前包的最近一次传输的 rx_axis_tdata 总线中

为空或无效的字节数。此总线仅在 rx_axis_tuser_ena 和

rx_axis_tuser_eop 均为 1 的周期内有效。

2 位 - 每个分段 1 位。

rx_axis_tuser_ena0

rx_axis_tuser_ena1

输出 rx_core_clk 针对每个分段启用 AXI4-Steam 接收。此信号断言有效时，表示关

联分段的数据有效。

注释：在 128 位跨接包接口中，TX AXIS 接口通常与 tx_out_clk 保持同步，RX AXIS 接口与 rx_clk_out 保持同

步。

正常帧接收

正常入站帧传输的时序如下所示。客户端必须随时准备好接受数据，因为核内缓冲不足以允许接收客户端有时延。当帧

接收开始时，数据在连续的时钟周期内传输到接收客户端。在帧接收期间，rx_axis_tuser_tvalid 断言有效，以

指示有效的帧数据正通过 rx_axis_tdata 传输到客户端。所有 rx_axis_tuser_mty 位均设为 0，表示整个帧中

的所有字节始终有效，但在 rx_axis_tuser_eop 断言有效时该帧进行最终传输期间除外。在帧的最终数据传输期

间，rx_axis_tuser_mty 位指示帧的最终有效字节。

图 4：RX 波形图

rx clk

rx_axis_tdata[127:0]

rx_axis_tuser_tvalid

rx_axis_tuser_sop0

rx_axis_tuser_eop0

rx_axis_tuser_err0

rx_axis_tuser_mty0[2:0]

0 0 0 00

rx_axis_tuser_sop1

rx_axis_tuser_eop1

rx_axis_tuser_err1

rx_axis_tuser_mty1[2:0] 0 0 0 70

X16337-080621

第 3 章：产品规格

PG211 (v3.3) 2022 年 11 月 3 日 china.xilinx.com

40G/50G High Speed Ethernet Subsystem 16

Send Feedback

• rx_axis_tuser_eop0 和 rx_axis_tuser_eop1：此信号指示 RX AXI 总线上以太网帧的结束位置。每个分段对应一个

EOP 信号。

• rx_axis_tuser_err0 和 rx_axis_tuser_err1：此信号断言有效时，表示接收的帧中含有错误。当 ena 和 tvalid 断言

有效时，它在 EOP 周期内有效。每个分段对应一个错误信号。

错误类型可能包括：

• 发生了 FCS 错误

• 长度超出有效范围

• 接收数据包期间收到 64B/66B 代码错误

• rx_axis_tuser_mty0[2:0] 和 rx_axis_tuser_mty1[2:0]：与 TX AXI 接口中一样，mty 信号指示在接收数据包的最后一

个周期（EOP 周期）内，当前周期中未使用（为空）的字节数。每个 RX 分段对应一个 mty 信号。

AXI4-Stream 发射接口

下图显示了 AXI4-Stream 发射接口信号。

表 7：AXI4-Stream 发射接口信号

信号 I/O 时钟域描述

tx_clk_out 输出 AXI 发射时钟。所有 TX 信号均以此时钟为参考。

tx_axis_tready 输出 tx_clk_out 当设为高电平有效 (High) 时，此信号指示 TX AXI 接口已准备好

接受数据。当 tx_axis_tready 转为低电平有效 (Low) 时，您必须

立即响应，即停止数据传输。

tx_axis_tdata[127:0] 输入 tx_clk_out AXI4-Stream 发射数据（128 位接口）。TX AXI 数据总线用于接

收用户提供的包数据。

tx_axis_tvalid 输入 tx_clk_out AXI4-Stream 数据有效输入。仅当此信号为 1 时，数据传输才会

完成。

tx_axis_tuser_ena0

tx_axis_tuser_ena1

输入 tx_clk_out 对应 TX AXI 总线传输的使能信号。此信号为“High”（高电

平）即可启用向 TX 传输数据。

tx_axis_tuser_sop0

tx_axis_tuser_sop1

输入 tx_clk_out AXI4-Stream 信号，指示以太网包起始。每个段均有 1 个包起始

(SOP) 信号。

tx_axis_tuser_eop0

tx_axis_tuser_eop1

输入 tx_clk_out AXI4-Stream 信号，指示以太网包结束。每个段均有 1 个包结束

(EOP) 信号。

tx_axis_tuser_err0

输入 tx_clk_out 此信号采样为 1 时用于指示数据包含有错误，针对包的所有其它

传输则采样为 0。仅在 tx_enain 和 tx_eopin 均采样为 1 的周期

内才对此信号进行采样。当此信号采样为 1 时，最后一个代码字

将被替换为 802.3 错误码控制字，以保证伙伴器件可接收到存在

错误的数据包。如果在包的输入端此信号设置为 1，则禁用 FCS

检查和报告（仅针对该数据包）。每个段均有 1 个信号。

tx_axis_tuser_mty0[2:0]

tx_axis_tuser_mty1[2:0]

输入 tx_clk_out 发射空数据。此总线用于指示对应当前包的最近一次传输的

tx_datain 总线中为空或无效的字节数。仅在 tx_axis_valid 和

tx_axis_user_eopin 均采样为 1 的周期内才对此总线进行采样。

同步 TX AXI 总线接口可接受包导向数据。所有信号均与 tx_clk_out 端口的上升沿保持相对同步。

AXI4-Stream 发射接口包含 2 个段，每个段宽度均为 64 位（8 字节）。此分段式方法也称为跨接式 AXI4-Stream 方

法，能够提升效率，以使数据包能够在给定的分段或周期内起始和结束。

以下波形中显示了正常的发射周期。这些波形展示了在位宽为 128 位的 AXI4-Stream 接口上传输 73 字节的包的过

程。其中显示了 2 个段，编号为 0 和 1。

第 3 章：产品规格

PG211 (v3.3) 2022 年 11 月 3 日 china.xilinx.com

40G/50G High Speed Ethernet Subsystem 18

Send Feedback

下图演示了当 tx_axis_tuser_sop0 = 1 时，如何将以太网帧起始位置映射到 TX AXI4-Stream 接口的位元位置。请注意

与 TX AXI4-Stream 总线的位元位置对应的 ENA0 和 ENA1 信号的位置。

此映射对应 128 位 AXI4-Stream 总线。

图 9：TX 映射

First 16-bytes of an Ethernet Frame

128-bit TX AXI4-Stream Bus

ENA0ENA1

Qtag Qtag Qtag Qtag SA SA SA SA SA SA DA DA DA DA DA DA

47:40 7:015:823:1631:2439:3255:4863:5671:6479-7287:8095:88103-96111-104119-112127:120

X16336-080621

• tx_axis_tvalid：当设为“High”时，此信号指示 TX AXI 总线上存在有效数据。

• tx_axis_tuser_ena0 和 tx_axis_tuser_ena1：这些信号断言有效时，支持通过 TX 总线来传输数据。数据传输必须通

过 tvalid 信号加以确认，才能执行传输。

针对每个 AXI 信号段都存在 1 个使能信号。

• tx_axis_tuser_sop0 和 tx_axis_tuser_sop1：这些信号表示该周期内以太网帧的起始位置。每个总线周期内仅允许 1

个 SOP。针对每个 AXI 信号段都存在 1 个单独的 SOP 信号。

• tx_axis_tuser_eop0 和 tx_axis_tuser_eop1：这些信号表示该周期内以太网帧的结束位置。每个总线周期内仅允许 1

个 EOP。针对每个 AXI 信号段都存在 1 个单独的 EOP 信号。

• tx_axis_tuser_mty0[2:0] 和 tx_axis_tuser_mty1[2:0]：这些信号表示对应信号段的哪些字节处于未使用（“为空”）

状态。如果 tx_mtyin 值为 0x0，则不存在空字节通道，换言之，数据总线的所有位均有效。例如，如果

tx_axis_tuser_mty0[2:0] = 2，那么该信号段的最后 2 个字节不包含数据，且将被忽略。在包传输的最后一

个周期（EOP 周期）内，mty 只能包含非零 (0) 值。

• tx_unfout：在前述 TX 波形时序图中的波形上未显示 tx_unfout 输出指示符。当此信号设为“High”时，表示没

有足够的数据传输，以太网接口将下溢。不允许出现此状况。您必须确保只要 tx_axis_tready 为“High”，就

必须存在数据传输，直至达到以太网帧结束为止。

注释：当此信号采样为 1 时，您需要应用 tx_reset/sys_reset 以便使该核从下溢问题恢复。tx_reset 仅复

位 TX 路径，sys_reset 则会恢复整个系统。

• tx_axis_user_err0 和 tx_axis_user_err1：此信号采样为 1 时用于指示数据包含有错误，针对包的所有其它传输则采

样为 0。仅在 tx_axis_tuser_ena 和 tx_axis_tuser_eop 均采样为 1 的周期内才对此信号进行采样。当此

信号采样为 1 时，最后一个代码字将被替换为 802.3 错误码控制字，以保证伙伴器件可接收到存在错误的数据包。

如果在包的输入端此信号设置为 1，则禁用 FCS 检查和报告（仅针对该数据包）。每个段均有 1 个

tx_axis_user_err 信号。

AXI4-Stream 接口 - 256 位包接口

40G/50G IP 子系统针对 40 Gb/s 运行提供了 256 位 AXI4-Stream 包接口选项。

第 3 章：产品规格

PG211 (v3.3) 2022 年 11 月 3 日 china.xilinx.com

40G/50G High Speed Ethernet Subsystem 20

Send Feedback

剩余241页未读，继续阅读

wjh776a68

粉丝: 732
资源: 21

会员权益专享

Xilinx 50Gb以太网子系统设计与开发指南

Xilinx 100Gb以太网中文手册（pg203）

Xilinx vivado FFT IP核v9.0官方手册 pg109

Xilinx PCIE4C中文手册（pg213）

xilinx iwip pl 以太网

xilinx 三态以太网udp

xilinx 10gb

xilinx 以太网ip核

xilinx的ug480数据手册

xilinx pg021中文

xilinx 源语手册

pg151pdf xilinx

xilinx ip 手册 中文版

xilinx的span6数据手册

xilinx官网选型手册

xilinx器件封装手册

xilinx 的k7 的pcie手册是哪个

xilinx pg059

xilinx k7选型手册

xilinx ZU的选型手册

xilinx pg046

会员权益专享

最新资源

xilinx ip 手册中文版