Xilinx 7系列FPGA GTX/GTH高速收发器技术手册

需积分: 43 131 浏览量更新于2024-07-19 1 收藏 13.56MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

"7系列高速收发数据手册是关于Xilinx 7 Series FPGAs中的GTX和GTH高速收发模块的用户指南，详细介绍了这些高性能、低功耗的收发器，支持500 Mb/s到12.5 Gb/s（GTX）以及13.1 Gb/s（GTH）的数据速率。手册涵盖了各种功能组的特性，旨在支持广泛的应用场景。" 在Xilinx 7系列FPGAs中，GTX和GTH高速收发器是核心的通信接口组件，它们为高速数据传输提供了高效能解决方案。GTX收发器支持的速率范围从500 Mb/s到12.5 Gb/s，而GTH收发器则进一步提升到了13.1 Gb/s，这使得它们在高速串行通信应用中非常受欢迎，例如PCIe、光纤通道、以太网、USB和SerDes等。这些收发器的高配置灵活性是其一大特点。用户可以根据具体应用需求调整各种参数，如数据速率、编码模式、均衡设置和时钟恢复算法。它们与FPGA的可编程逻辑资源紧密集成，允许用户在设计中灵活地实现复杂的信号处理和协议转换功能。 7系列FPGAs GTX/GTH Transceivers User Guide详细讲解了如何利用这些收发器进行系统设计，包括但不限于以下关键知识点： 1. **物理层(PHY)配置**：指导用户如何设置收发器的物理层参数，如数据速率、编码方案和眼图分析，以确保信号质量和稳定性。 2. **时钟管理**：讨论了时钟的生成和同步，包括PLL（锁相环）和DLL（延迟锁定环）的使用，以及如何优化时钟抖动性能。 3. **信号完整性**：涵盖均衡技术，如预加重、去加重和自适应均衡，以补偿传输线上的信号损耗和反射。 4. **电源管理和热管理**：提供关于如何有效管理和监控电源电压和温度，以保证收发器在不同工作条件下的稳定运行。 5. **错误检测与校正**：介绍CRC（循环冗余校验）和其他错误检测机制，用于确保数据的准确传输。 6. **接口协议支持**：解释如何配置收发器以支持多种接口协议，如PCI Express、Ethernet、Serial RapidIO等。 7. **设计工具与流程**：指导用户如何使用Xilinx的Vivado Design Suite或其他设计工具进行收发器的配置、仿真和验证。 8. **故障诊断与调试**：提供了故障排查步骤和工具，如眼图分析仪和信号质量监测，以帮助解决设计中的问题。 9. **兼容性与互操作性**：讨论了与不同标准和设备的兼容性，以及如何确保与其他系统或设备的无缝对接。 10. **功耗优化**：介绍如何通过动态电源管理策略和低功耗模式来降低整体系统功耗。 "7系列高速收发数据手册"是理解和设计基于Xilinx 7系列FPGAs GTX/GTH收发器的高速通信系统的关键参考资料，为工程师提供了全面的技术指导和支持。

资源详情

资源推荐

16 www.xilinx.com 7 Series FPGAs GTX/GTH Transceivers User Guide

UG476 (v1.12) December 19, 2016

Using the RX Elastic Buffer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

RX Clock Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

Ports and Attributes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263

Using RX Clock Correction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268

Enabling Clock Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268

Setting RX Elastic Buffer Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

Setting Clock Correction Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

Clock Correction Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

Monitoring Clock Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

RX Channel Bonding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

Ports and Attributes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273

Using RX Channel Bonding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Enabling Channel Bonding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Channel Bonding Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Connecting Channel Bonding Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Setting Channel Bonding Sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281

Setting the Maximum Skew . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282

Precedence between Channel Bonding and Clock Correction . . . . . . . . . . . . . . . . . . . 283

RX Gearbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

Ports and Attributes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284

Enabling the RX Gearbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

RX Gearbox Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

RX Gearbox Block Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289

CAUI Interface (GTH Transceiver) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293

Use Case . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293

RX Gearbox Block (GTH Transceiver) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293

FPGA RX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

Interface Width Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

RXUSRCLK and RXUSRCLK2 Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

Ports and Attributes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297

Chapter 5: Board Design Guidelines

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

Pin Description and Design Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

GTX/GTH Transceiver Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

Termination Resistor Calibration Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302

Analog Power Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303

Reference Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309

GTX/GTH Transceiver Reference Clock Checklist . . . . . . . . . . . . . . . . . . . . . . . . . . 311

Reference Clock Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311

LVDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311

LVPECL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312

AC Coupled Reference Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312

Unused Reference Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312

Reference Clock Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312

Power Supply and Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313

Send Feedback

7 Series FPGAs GTX/GTH Transceivers User Guide www.xilinx.com 17

UG476 (v1.12) December 19, 2016

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313

Power Supply Regulators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313

Linear versus Switching Regulators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313

Linear Regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314

Switching Regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314

Power Supply Distribution Network . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

Staged Decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

Die. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

Printed Circuit Board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

PCB Design Checklist . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316

Chapter 6: Use Model

PCI Express . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319

Ports and Attributes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

PCI Express Use Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

PIPE Control Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324

PCI Express Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324

Reference Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324

Parallel Clock (PCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

PCI Express Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327

PCI Express Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329

PCI Express Rate Change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329

Rate Change between Gen1 and Gen2 Speeds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329

Rate Change to Enter or Exit Gen3 Speed. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330

Using DRP During Rate Change to Enter or Exit Gen3 Speed . . . . . . . . . . . . . . . . . . . 332

PCI Express Channel Bonding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333

One-Hop Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333

Daisy-Chain Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334

Binary-Tree Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334

Channel Bonding Attribute Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336

PCI Express Clock Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337

XAUI Use Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339

XAUI Use Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339

XAUI Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340

Reference Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340

Parallel Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340

XAUI Channel Bonding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342

XAUI Clock Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343

Appendix A: Placement Information by Package

GTX Transceiver Package Placement Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345

FBG484 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346

FBG676 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347

FBG900 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348

FFG676 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350

FFG900 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351

FFG901 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353

FFG1156 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357

Send Feedback

18 www.xilinx.com 7 Series FPGAs GTX/GTH Transceivers User Guide

UG476 (v1.12) December 19, 2016

FFG1157 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361

FFG1158 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364

FFG1761 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370

FFG1927 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375

FFG1930 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383

FLG1925 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386

FHG1761 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 388

GTH Transceiver Package Placement Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393

FFG1157 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394

FFG1158 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397

FFG1761 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 403

FFG1926 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408

FFG1927 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416

FFG1928 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426

FFG1930 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 436

FLG1926 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

FLG1928 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447

FLG1930 Package Placement Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 459

Appendix B: Placement Information by Device

Appendix C: 8B/10B Valid Characters

Appendix D: DRP Address Map of the GTX/GTH Transceiver

Send Feedback

7 Series FPGAs GTX/GTH Transceivers User Guide www.xilinx.com 19

UG476 (v1.12) December 19, 2016

Preface

About This Guide

Xilinx® 7 series FPGAs include four FPGA families that are all designed for lowest power

to enable a common design to scale across families for optimal power, performance, and

cost. The Spartan®-7 family is the lowest density with the lowest cost entry point into the

7 series portfolio. The Artix®-7 family is optimized for highest performance-per-watt and

bandwidth-per-watt for cost-sensitive, high volume applications. The Kintex®-7 family is

an innovative class of FPGAs optimized for the best price-performance. The Virtex®-7

family is optimized for highest system performance and capacity.

This guide serves as a technical reference describing the 7 series FPGAs GTX/GTH

transceivers. This 7 series FPGAs GTX/GTH transceivers user guide is part of an overall

set of documentation on the 7 series FPGAs, which is available on the Xilinx website at

www.xilinx.com/

documentation.

In this document:

• 7 series FPGAs GTX/GTH transceiver channel is abbreviated as GTX/GTH

transceiver.

• GTXE2_CHANNEL/GTHE2_CHANNEL is the name of the instantiation primitive

that instantiates one GTX/GTH transceiver channel.

• GTXE2_COMMON/GTHE2_COMMON is the name of the primitive that instantiates

one Quad PLL (QPLL).

• A Quad or Q is a cluster or set of four GTX/GTH transceiver channels, one

GTXE2_COMMON/GTHE2_COMMON primitive, two differential reference clock

pin pairs, and analog supply pins.

• All references to Kintex-7 FPGAs and DS182

, Kintex-7 FPGAs Data Sheet: DC and

Switching Characteristics also apply to Zynq®-7000 SoCs and DS191

, Zynq-7000 All

Programmable SoC (Z-7030, Z-7035, Z-7045, and Z-7100): DC and AC Switching

Characteristics.

Guide Contents

This manual contains:

• Chapter 1, Transceiver and Tool Overview

• Chapter 2, Shared Features

• Chapter 3, Transmitter

• Chapter 4, Receiver

• Chapter 5, Board Design Guidelines

• Chapter 6, Use Model

• Appendix A, Placement Information by Package

Send Feedback

剩余505页未读，继续阅读

weixin_41681791

粉丝: 0
资源: 2

Xilinx 7系列FPGA GTX/GTH高速收发器技术手册

7系列FPGA设计全套手册.zip

7系列GTX,transceivers user guide

赛灵思K7系列FPGA数据手册-XC7-Kintex-7datasheet.pdf

stm32f4串口dma收发数据

怎么学习GTH(高速串行收发器)

dwm1000芯片中文数据手册

rtl8211fd 数据手册

88e1340数据手册

ug476_7series_transceivers.pdf

XILINX V7系列 FPGA引脚

phy88e1512手册

TJA1051 高速、低功耗、CAN 收发器

max96712芯片手册

CAN收发器跟STN32怎么连接

ug471_7series_selectio.pdf

tja1043t芯片手册

dpdk源码及开发者手册 pdf

sja1000中文手册

dp83848中文手册 csdn

w5100s-l中文手册

最新资源