VLSI测试方法与故障支配：简化与可测性设计的关键

在《故障支配与测试集的关系——国科大模式识别2018期末试题》中，讨论了故障检测和测试集在VLSI（Very Large Scale Integration，大规模集成电路）领域的关键作用。VLSI测试方法学和可测性设计是本书的核心内容，它涵盖了超大规模集成电路测试的基础理论和技术实践。主要知识点包括： 1. 故障检测与测试集的关系：测试集是用于检测特定故障的输入组合，如果一个故障的测试集包含了另一个故障的所有测试情况，那么前者就被称为支配后者。例如，在电路设计中，通过检测故障F/0的测试集包含了故障C/0的所有可能情况，表明F/0的检测可以覆盖C/0，从而简化故障检测。 2. 逻辑门的故障检测：以简单的逻辑门如两输入与门为例，通过故障支配原则，输入A或B端的s-a-1故障可以检测输出Z的故障，因此，通过简化故障表，可以减少故障数量。N输入简单逻辑门通常只需要(N+1)个测试图形来检测所有s-a故障。 3. 故障表化简：利用故障等效与支配的概念，可以对电路的故障表进行简化，通过等效分组和合并相同故障，如图1.19所示电路中的故障等效关系，可以减少表中的冗余故障。 4. VLSI测试方法：内容包括电路测试的基本概念、数字电路的描述与模拟、组合电路和时序电路的测试生成方法、专用可测性设计、扫描和边界扫描理论、IDDQ测试、随机和伪随机测试原理等。此外，还涉及测试生成电路结构、M序列相关测试方法、内建自测试（In-System Test，IST）、数据压缩结构以及Memory和SoC（System-on-Chip）的可测性设计。 5. 适用范围：本书不仅适用于集成电路设计、制造、测试和应用的专业人员，也是高等教育中电子信息类高年级学生和研究生的重要参考教材，强调理论与实践相结合，旨在为深入理解VLSI系统提供坚实的基础。 这道试题着重考察了VLSI领域的故障检测策略和优化方法，展示了如何通过理论分析和实践技巧简化复杂的故障表，这对于理解和设计高性能、可信赖的集成电路至关重要。