65nm CMOS工艺的低温漂高PSRR带隙基准源设计

"本文介绍了一种新型的低温漂高电源抑制比带隙基准源设计，该设计基于一阶补偿的电压基准结构，并针对宽温度范围(-50~150℃)进行了高、低温补偿，以提升电压基准的精度。通过在TSMC 65 nm CMOS工艺下进行仿真，设计的电路在1.5 V电源电压下实现了-83.6 dB的电源抑制比和2.27 ppm/℃的温度系数。" 在模拟集成电路中，电压基准源是至关重要的组成部分，尤其在高精度应用中。传统的电流模电压基准源虽然能提供稳定的参考电压，但其性能往往受到温度变化和电源波动的影响。为了改善这些局限，本文提出了一种新的设计方案，旨在优化温度稳定性和电源抑制比。 首先，文章介绍了分段补偿的原理，这是一种优化一阶补偿后电压基准输出特性的方法。通常，一阶补偿后的基准源会有类似抛物线的温度特性曲线，通过二阶或更高阶的补偿可减少温度系数，但会增加电路复杂度。分段补偿则是在低温和高温段分别进行正负温度系数的调整，以减小输出电压的温度漂移。文中提出的电路在低温段抽出负温度系数的电流，高温段抽出正温度系数的电流，从而改进了输出精度。 电路实现部分，设计包括基准核、分段补偿电路和电源抑制比提高电路。分段补偿电路根据基准电压的温度特性曲线动态调整补偿电流，以达到降低温度系数的目的。同时，通过对电路的简单改进，能够提升电源抑制比，使得输出电压对电源电压的变化不敏感。在1.5 V电源电压下，电路表现出优秀的电源抑制能力，PSRR达到了-83.6 dB，这意味着即使电源电压有微小变动，输出电压的稳定性也能得到保障。 TSMC 65 nm CMOS工艺的采用，意味着该设计适用于高集成度的现代集成电路，其小尺寸和低功耗特性使其在便携式设备和嵌入式系统中具有广泛的应用潜力。温度系数的2.27 ppm/℃表明，该基准源在大范围温度变化下仍能保持出色的稳定性，这对于需要在极端环境条件下工作的电子设备至关重要。 这项工作为提高带隙基准源的精度和稳定性提供了一种创新解决方案，通过分段补偿和电源抑制比优化，可以在不显著增加电路复杂性的情况下实现高性能的电压基准源，对于推动模拟集成电路技术的发展具有重要意义。