纳米尺度下高精度PLL-VCO数字老化监测技术

"基于PLL-VCO电路的高精度数字老化监控器" 本文主要探讨了一种利用相位锁定环（Phase-Locked Loop, PLL）和电压控制振荡器（Voltage-Controlled Oscillator, VCO）电路设计的高精度数字老化监控器。在集成电路（Integrated Circuits, ICs）制造工艺进入纳米尺度后，老化现象对IC的可靠性和寿命产生了显著影响。因此，精确测量数字CMOS（Complementary Metal-Oxide-Semiconductor）老化是设计能够容忍纳米尺度老化效应的关键。 PLL是一种广泛用于频率合成和相位同步的电子系统，它通过比较输入信号和由VCO产生的信号之间的相位差来调整VCO的频率，从而保持两个信号的相位锁定。在这个研究中，作者利用PLL的一个特性，即其频率与电路老化现象无关，来消除监控器自身的老化效应。VCO作为PLL的一部分，其频率受到控制电压的影响，可以根据需要进行调整。 提出的PLL-VCO老化监控器在TSMC（台积电）65纳米低功耗CMOS技术中实现了物理实现，占用面积为303.28×298.94微米²。经过加速老化测试，实验结果显示，与传统方法相比，该监控器在高温环境下的精度提高了约2.4%，在高压环境下的精度提高了18.7%。这表明，这种新型监控器在应对不同环境条件下的老化效应具有更高的准确性和鲁棒性。 关键词：纳米尺度、老化、集成电路、相位锁定环、电压控制振荡器、精度、可靠性、寿命 这篇文章的研究对于理解和应对集成电路的老化问题具有重要意义。通过对PLL-VCO电路的创新应用，可以提供一种更精确的方法来监测数字电路的老化过程，从而为设计出更耐老化的纳米尺度电路提供理论和技术支持。未来的研究可能会进一步优化这种监控器，以适应更多种类的电路和更严苛的工作条件，提升整个电子系统的长期稳定性和性能。