嵌入式平面EBG与短路via阵列在SSN抑制中的应用

"这篇论文研究了嵌入式平面电磁带隙(PEBG)结构和短路通孔阵列在多层PCB中的应用，用于抑制同步开关噪声(SSN)。作者Jianjie Li, Junfa Mao (IEEE会员), Siwei Ren 和 Haoran Zhu通过深入探讨了这种组合设计在低频性能上的特性，指出其与传统两层PEBG结构的不同之处。他们提出的方法可以降低嵌入式PEBG(EP-EBG)在多层对结构中的低频截止频率，并且在多通孔蘑菇型EP-EBG结构的两层中实现了同时优秀的SSN抑制和信号完整性(SI)。论文提供了模拟和测量结果以验证这些概念。关键词包括：平面电磁带隙(PEBG)，短路通孔阵列，同步开关噪声(SSN)。" 本文的焦点在于解决多层印刷电路板(PCB)中由于高速时钟频率和电源电压下降导致的SSN问题。SSN是电子系统中一个重要的问题，因为它能干扰信号传输，降低系统的整体性能。PEBG结构被广泛用于电磁干扰(EMI)管理和SI优化，通过创建一个阻止特定频率范围内电磁波传播的区域，从而改善电路性能。 传统的两层PEBG结构在低频时可能效果不佳，而嵌入式PEBG(EP-EBG)与短路通孔阵列的结合设计则展示出在低频范围内的不同行为。作者强调，这种组合设计能够有效抑制SSN，并且在多层结构中保持良好的信号完整性。短路通孔阵列的应用能够改善EP-EBG的低频响应，降低低频截止频率，使得EP-EBG在更宽的频率范围内发挥作用。 文章的第一部分（I. INTRODUCTION）介绍了问题背景和研究的重要性，随着时钟速度的提高和电源电压的降低，SSN问题变得越来越突出，因此需要新的解决方案来处理这个问题。论文的主体部分可能详细讨论了设计方法、理论分析、实验设置以及结果比较，但具体内容未提供。 在II. METHODOLOGY和III. ANALYSIS章节，作者可能详细阐述了如何设计和实现EP-EBG结构，以及如何布置短路通孔阵列以优化低频性能。他们可能还分析了不同参数（如通孔尺寸、间距、PEBG单元的几何形状等）对性能的影响。 IV. SIMULATION AND MEASUREMENT RESULTS部分通常会展示模拟数据和实测结果，对比理论预测和实际表现，进一步验证了设计的有效性。这部分的数据可能包括频域和时域的SSN抑制曲线，以及信号完整性的关键指标，如上升时间、下降时间、眼图等。 最后，V. CONCLUSION可能总结了研究的主要发现，并指出这种方法对于未来PCB设计的潜在应用价值，同时可能提出了未来研究的方向，比如在更多层的PCB结构中应用这种设计，或者探索其他改进SSN抑制和SI的策略。 这篇论文提供了一种创新的解决方案，通过嵌入式PEBG和短路通孔阵列在多层PCB中有效地抑制SSN，这对于高速数字系统的设计具有重要意义。