Max+plusII设计工具下的管脚编辑与逻辑设计
需积分: 10 147 浏览量
更新于2024-08-17
收藏 1.08MB PPT 举报
CPLD 设计中的管脚编辑过程和半加器设计举例
在 CPLD 设计中,管脚编辑过程是一个非常重要的步骤,它直接影响着设计的正确性和效率。下面我们将详细介绍管脚编辑过程,并以半加器设计为例,展示如何使用 MAX+PLUSII 软件进行设计。
一、管脚编辑过程
在 MAX+PLUSII 软件中,管脚编辑过程可以分为以下几个步骤:
1. 用鼠标左键单击窗口左边手动分配图标 —
2. 用鼠标左键按住欲分配的输入、输出端口并拖到下面芯片的相应管脚上,然后松开,即可完成一个管脚的重新分配。
所有管脚出现在“Unassigned Nodes”(未赋值节点和管脚显示区)窗口。
二、半加器设计举例
下面我们以设计半加器为例,展示如何使用 MAX+PLUSII 软件进行设计。
1. 设计输入
设计输入包括以下步骤:
(1)创建一个新文件。
(2)输入逻辑功能图元。
(3)保存文件并检查错误。
(4)规定项目名称。
(5)关闭 GraphicEditor 窗口。
其中,在创建新文件时,需要选择 GraphicEditor 文件类型,并选择.gdf 作为文件的扩展名。
2. 输入逻辑功能图元
打开原理图编辑器,进入原理图设计输入电路编辑状态。在原理图的空白处双击鼠标左键(或选择 Symbol/EnterSymbol 选项,弹出 EnterSymbol 对话框),然后输入元件名称,选择元件后按下 ok 即可。半加器所需元件和端口包括:输入端口 INPUT、与门 AND、异或门 XOR、输出端口 OUTPUT,它们都在 Prim 库中。
3. 添加连线到器件的管脚上
把鼠标移到元件引脚附近,则鼠标光标自动由箭头变为十字,按住鼠标右键拖动,即可画出连线。
4. 标记输入/输出断口属性
双击输入端口的“PIN-NAME”,当变成黑色时,即可输入标记符并回车确认。输出端口标记方法类似。半加器的输入端分别标记为 A、B,输出端分别为 S、C。
三、保存文件
要保存文件,选择 File\SaveAs 选项,弹出 SaveAs 对话框。在 FileName 文本框中输入 half_adder.gdf,并在 Directories 列表框中选择文件的保存目录。在 MAX+PLUSII 的有些版本中,保存文件目录的路径字符串中不能包含中文字符。
为了确保输入的逻辑正确,可以保存文件并检查错误。
2011-04-01 上传
2010-01-20 上传
点击了解资源详情
点击了解资源详情
点击了解资源详情
点击了解资源详情
点击了解资源详情
点击了解资源详情
xxxibb
- 粉丝: 19
- 资源: 2万+
最新资源
- 掌握压缩文件管理:2工作.zip文件使用指南
- 易语言动态版置入代码技术解析
- C语言编程实现电脑系统测试工具开发
- Wireshark 64位:全面网络协议分析器,支持Unix和Windows
- QtSingleApplication: 确保单一实例运行的高效库
- 深入了解Go语言的解析器组合器PARC
- Apycula包安装与使用指南
- AkerAutoSetup安装包使用指南
- Arduino Due实现VR耳机的设计与编程
- DependencySwizzler: Xamarin iOS 库实现故事板 UIViewControllers 依赖注入
- Apycula包发布说明与下载指南
- 创建可拖动交互式图表界面的ampersand-touch-charts
- CMake项目入门:创建简单的C++项目
- AksharaJaana-*.*.*.*安装包说明与下载
- Arduino天气时钟项目:源代码及DHT22库文件解析
- MediaPlayer_server:控制媒体播放器的高级服务器