解决TMS320C6748DSP中USB PHY配置问题
需积分: 43 14 浏览量
更新于2024-08-05
收藏 56.88MB PDF 举报
"这篇文档主要介绍了TMS320C6748 DSP 技术参考手册的相关内容,包括USB2.0 PHY内部PLL的配置,时钟频率要求,以及一些公司和联系信息。"
在TMS320C6748 DSP中,USB2.0 PHY是一个重要的组成部分,它负责处理USB接口的物理层功能。文档提到USB PHY内部的PLL(锁相环)是可配置的,用于产生所需的工作时钟。USB_REFCLKIN是一个关键的输入时钟,必须保持在48MHz,这是USB2.0规范中规定的标准频率。PLL0_AUXCLK则可以接受多种频率,包括12、24、48、19.2、38.4、13、26、20或40MHz,这些频率的选择用于适应不同的系统需求和兼容性。
PLL的配置对于USB PHY的正确操作至关重要,因为它影响到USB通信的稳定性和速度。例如,当PLL0_AUXCLK设置为48MHz时,它可以产生USB2.0所需的48MHz输出,而当设置为其他频率时,可能用于支持不同速度等级的USB设备,如USB 1.1子系统可能会使用PLL分频后的12MHz时钟。
文档中还提到了USB PHY的两种模式:USB 1.1子系统(USB1)和USB 2.0子系统(USB0)。USB 1.1通常工作在低速(1.5Mbps)或全速(12Mbps)模式,而USB 2.0支持高速模式(480Mbps)。PLL的配置可以根据需要为每个子系统提供适当的时钟信号。
此外,文档的标签表明这是一份中文版的技术参考手册,适用于TMS320C6748 DSP,该设备由德州仪器(TI)制造,并由广州创龙电子科技有限公司进行了中文翻译和本地化。广州创龙是一家提供嵌入式开发解决方案的公司,提供了销售和技术支持的联系方式,包括邮箱和电话,以及官方网站和技术论坛地址。
最后,文档指出,虽然这份资料是基于德州仪器的原始英文文档,但中文版本的版权属于广州创龙,任何修改或去除信息的行为都可能引发法律责任。同时,文档也表达了对翻译团队和审阅者的感谢,并声明文档可能存在错误或遗漏,但公司不对由此导致的损失负责。
106 浏览量
2022-07-05 上传
2018-10-09 上传
2021-05-25 上传
2021-05-25 上传
点击了解资源详情
2021-05-18 上传
2021-02-18 上传
2021-05-27 上传
吴雄辉
- 粉丝: 46
- 资源: 3768
最新资源
- 单片机串口通信仿真与代码实现详解
- LVGL GUI-Guider工具:设计并仿真LVGL界面
- Unity3D魔幻风格游戏UI界面与按钮图标素材详解
- MFC VC++实现串口温度数据显示源代码分析
- JEE培训项目:jee-todolist深度解析
- 74LS138译码器在单片机应用中的实现方法
- Android平台的动物象棋游戏应用开发
- C++系统测试项目:毕业设计与课程实践指南
- WZYAVPlayer:一个适用于iOS的视频播放控件
- ASP实现校园学生信息在线管理系统设计与实践
- 使用node-webkit和AngularJS打造跨平台桌面应用
- C#实现递归绘制圆形的探索
- C++语言项目开发:烟花效果动画实现
- 高效子网掩码计算器:网络工具中的必备应用
- 用Django构建个人博客网站的学习之旅
- SpringBoot微服务搭建与Spring Cloud实践