FPGA实现矩阵计算：并行算法与高性能结构

"这篇博士学位论文主要探讨了在大数据背景下，如何利用FPGA（Field-Programmable Gate Array，现场可编程门阵列）实现高效能计算，特别是在向量更新单元和矩阵计算领域的应用。作者邬贵明在导师窦勇的指导下，针对FPGA在矩阵计算中的挑战，如硬件编程复杂性、并行算法设计、硬件结构优化以及资源、存储和带宽需求等问题进行了深入研究。 论文首先介绍了FPGA作为可重构计算平台的优势，尤其是在处理矩阵计算这类科学和工程应用中的核心问题时，FPGA具有巨大潜力。然而，当前的FPGA实现矩阵计算存在资源占用大、存储需求高、带宽需求过大的问题，且可扩展性不足。为解决这些问题，论文提出了以下主要研究内容和创新点： 1. 针对基本矩阵运算，如矩阵向量乘和矩阵乘，设计了一种FPGA实现方法和分块矩阵乘的并行结构。通过时空映射和模型构建，论文开发了一种自动生成框架，并利用循环分块等技术优化数据传输和存储，实现了高性能、高存储效率的分块矩阵乘。实验结果证明，这种并行结构在存储需求上从O(b²)降低到了O(b)，其中b为数据块大小，这显著降低了存储需求。 2. 提出了一种FPGA上的列选主元LU分解的细粒度流水线并行算法，以及用于实现该算法的线性阵列。这个并行算法能充分利用流水线并行和数据重用，不仅适用于LU分解，还可以扩展到下三角方程组求解和多右端项的线性方程组求解。通过线性阵列，论文实现了一个全硬件的并行结构，能够同时进行列选主元LU分解和下三角方程组求解。实验表明，这一并行结构在性能上优于相关工作和通用处理器的软件实现。 3. 设计了FPGA上的分块稠密矩阵分解并行算法和结构。以不选主元LU分解为例，论文采用分而治之的策略，结合循环分块和时空映射，提出了一种FPGA实现稠密矩阵分解的方法。这种方法旨在解决串行LU分解的问题，提高计算效率。 这篇论文为FPGA在大数据环境中的高性能计算提供了新的方法和结构，尤其是在矩阵运算的并行处理方面，对于提升计算效率和降低资源需求有着显著的贡献。"