RISC-V自定义指令在LLVM中的玄铁C910实现与扩展

本篇文档详细介绍了如何在LLVM (Low-Level Virtual Machine) 环境中实现RISC-V（Reduced Instruction Set Computing）架构的自定义指令支持，特别是针对玄铁C910这款高性能64位RISC-V处理器。RISC-V指令集包含了多个子集，如RV64I整型指令、RV64M乘除法、RV64A原子操作、RV64F和RV64D浮点计算，以及RVC压缩指令和RVV矢量指令等。 首先，作者强调了在项目中以玄铁C910的扩展指令集为例，演示了如何在RISC-V后端添加新指令的过程。这涉及到在LLVM框架内进行汇编器的扩展和定制，以便支持这些特定于硬件的指令。项目开源地址为<https://github.com/isrc-cas/c910-llvm>，这表明该项目是开放源码的，可以供其他开发者参考和协作。 背景部分详细列出了玄铁C910的特性，包括其高性能、 RV64GCV指令集（包括RV64I、RV64M、RV64A、RV64F、RV64D、RVC和RVV等子集），以及一些关键指令，如MUL、ADD、SHMUL等。这些指令集覆盖了算术运算、同步控制、内存访问和位操作等多个领域，展现出RISC-V指令设计的灵活性和可扩展性。 文章重点在于展示了如何通过LLVM的架构来支持这些扩展指令，这意味着开发者可以利用LLVM的抽象层来编写对新指令的处理逻辑，而无需直接与底层硬件打交道，这对于维护和升级硬件无关的软件代码库非常有利。此外，文档还提到下一步计划可能扩展到支持更复杂的指令集架构，表明了这个工作的前瞻性。 这篇论文提供了一种将自定义指令集成到LLVM中的实践方法，不仅适用于玄铁C910，也对其他RISC-V处理器平台具有指导意义。通过这样的实现，开发者能够更好地利用LLVM的灵活性，同时保持代码的可移植性和性能优化。