"2022最新版DDR5 SODIMM Raw Card标准下载与解读"

版权申诉

5星 · 超过95%的资源 6 浏览量更新于2024-02-28 收藏 578KB PDF 举报

本文介绍的是2022年6月发布的JEDEC JESD309-S4-RCD_v1 DDR5 SODIMM Raw Card Annex D Version 1.0标准，该标准是由JEDEC固态技术协会发布的。JEDEC标准和出版物包含了经过JEDEC董事会层面的准备、审核和批准，随后经过JEDEC法律顾问的审核和批准的材料。这些标准和出版物旨在为公众利益服务。该标准的全称是JEDEC JESD309-S4-RCD_v1 DDR5 SODIMM Raw Card Annex D Version 1.0，它详细规定了DDR5 SODIMM内存模块的原始卡规格。这一标准是针对2022年的DDR5内存模块而制定的，在制定过程中经过了严格的审核和批准程序，保证了其具有较高的权威性和准确性。 DDR5 SODIMM内存模块是一种新型的内存解决方案，它具有更高的传输速度、更大的容量和更低的能耗，适用于各种需要高性能内存的应用场景。该标准的发布将有助于推动DDR5内存模块的规范化和普及化，为各类设备和系统提供统一的内存接口标准。在标准的实施过程中，JEDEC固态技术协会将加强对DDR5 SODIMM内存模块相关技术的推广和培训工作，帮助各方更好地理解和应用这一规范。此外，JEDEC还将继续关注DDR5内存技术的发展和变化，及时调整和更新相关标准，以确保其与时俱进，满足不断变化的市场需求。总的来说，JEDEC JESD309-S4-RCD_v1 DDR5 SODIMM Raw Card Annex D Version 1.0标准的发布标志着DDR5内存模块技术正式迈入规范化阶段，这将为行业带来更多的发展机遇和技术进步。值得期待的是，随着该标准的实施和普及，DDR5内存模块将更加成熟和稳定，为计算机和移动设备等领域带来更好的性能和体验。 JEDEC固态技术协会将继续致力于促进内存技术的发展和创新，为全球电子产业的可持续发展贡献更多力量。

JEDEC Standard No. 309-S4-RCD 
 
-i- 
 
DDR5 SODIMM Raw Card Annex D 
 
Contents 
Page 
1  Scope ................................................................................................................................................. 1 
2  DDR5 Small Outline DIMM Design File ......................................................................................... 1 
3  Module Configuration ....................................................................................................................... 1 
4  SDRAM Configuration ..................................................................................................................... 2 
5  Supported Speeds .............................................................................................................................. 2 
6  Design Deviations ............................................................................................................................. 2 
7  General Layout .................................................................................................................................. 3 
8  Functional Block Diagram ................................................................................................................ 4 
9  Sideband Bus Routing ....................................................................................................................... 7 
10  Clock Net Structure ........................................................................................................................... 7 
11  Data Net Structure – DQ, CB, DQS_t, DQS_c, DM ........................................................................ 8 
12  Address and Command Net Structure Routing ............................................................................... 10 
13  Control Net Structure Routing ........................................................................................................ 11 
14  DIMM Impedance Profile ............................................................................................................... 12 
15  ALERT_n Net Structure Routing .................................................................................................... 13 
16  RESET_n Net Structure Routing .................................................................................................... 14 
17  Cross Section Recommendations .................................................................................................... 15 
 
Tables 
Table 1 — DDR5 SODIMM Design File ..................................................................................................... 1 
Table 2 — Module Configuration ................................................................................................................. 1 
Table 3 — SDRAM Configuration ............................................................................................................... 2 
Table 4 — Supported Speeds ........................................................................................................................ 2 
Table 5 — Design Deviations ....................................................................................................................... 2 
Table 6 — Trace Lengths for Host and Local Signals .................................................................................. 7 
Table 7 — Trace Lengths for Clock to SDRAM Load Net Structures ......................................................... 8 
Table 8 — Trace Lengths for DQ[31:00]_A, CB[03:00]_A, DQS[04:00]_t_A, DQS[04:00]_c_A, 
DM[03:00]_N_A, DQ[31:00]_B, CB[03:00]_B, DQS[04:00]_t_B, DQS[04:00]_c_B, 
DM[03:00]_N_B ......................................................................................................................... 9 
Table 9 — Trace Lengths for Address and Command Net Structures ........................................................ 10 
Table 10 — Trace Lengths for Control Net Structures ............................................................................... 11 
   
Downloaded by 65 56 (cdm_lj@163.com) on Oct 25, 2022, 5:15 pm PDT
   JEDEC

剩余23页未读，继续阅读

std86021

粉丝: 108
资源: 2813

"2022最新版DDR5 SODIMM Raw Card标准下载与解读"

【最新版可复制文字】 JEDEC JESD309-S0-RCB_v1 2022 DDR5 SODIMM Raw

【最新版可复制文字】 JEDEC JESD309-S0-RCC_v1 2022 DDR5 SODIMM

【最新版可复制文字】 JEDEC JESD308-U0-RCA_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCC_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCB_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCA_v1 0 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U4-RCE_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD305-R8-RCD_v1.0 2022 DDR5 RDIMM

【最新版可复制文字】 JEDEC JESD305-R8-RCE_v1 2022 DDR5 RDIMM

【最新版可复制文字】 JEDEC JESD305-R4-RCF_v1 2022 DDR5 RDIMM

最新资源