超低功耗全CMOS基准电路：1nA电流与560mV电压设计

本文主要探讨了一种创新的超低功耗全CMOS基准电路设计，该电路具有显著的节能特性，对于日益发展的物联网和低功耗应用具有重要意义。设计目标是在保持电路稳定性和精度的同时，显著降低功耗和尺寸。电路的关键创新包括： 1. **亚阈值设计方法**：通过这种方法，电路利用了CMOS器件在亚阈值区域工作的优势，有效地减少了电路在静态工作状态下的功耗，从而实现能源效率的显著提升。 2. **深线性区MOS管替换电阻**：传统的基准电路中，电阻消耗了大量能量。通过采用工作在深线性区的MOS管，电路成功地减少了面积占用，并且降低了功耗，提高了电路的集成度和效率。 3. **共源共栅电流镜**：这种结构被用来增强电源抑制比，减少了外部噪声对电路性能的影响，提高了电路的稳定性和抗干扰能力。 4. **工艺与仿真**：电路基于SMIC 55纳米工艺设计，并使用Cadence Spectre进行仿真。仿真结果显示，该电路在宽温范围(-40℃至110℃)内，基准电流的温漂系数低至0.28%/℃，基准电压的温漂系数仅为24 ppm/℃，确保了电路在不同温度条件下的性能一致性。 5. **电源电压适应性**：在电源电压变化（0.9V至2V）时，基准电流的调整率控制在2.6%/V，基准电压的调整率更低，为0.48%/V，体现了电路的电源电压稳定性。 6. **噪声性能**：在100 Hz频率下，基准电流的噪声抑制比（PRSS）为-34 dB，而基准电压的PRSS为-50 dB，这表明电路具有良好的噪声滤波能力。 7. **尺寸和功耗**：最终的电路设计极其紧凑，芯片版图面积仅为0.000 42 mm2，且功耗仅为6 nW，这使得它非常适合在资源受限的低功耗设备中使用。 这篇研究论文提出了一种在超低功耗条件下仍能提供精确基准电流和电压的全CMOS解决方案，为未来可穿戴智能设备、智能家居和无线传感器网络等领域的发展奠定了基础。