提升节点内并行性能:多核CPU与GPU协同的混合绘制模型

需积分: 16 3 下载量 157 浏览量 更新于2024-09-15 收藏 953KB PDF 举报
本文主要探讨的是"面向多核CPU多GPU的节点内并行混合绘制模型",这是一项针对分布式并行渲染集群节点的研究。在现代计算环境中,节点内通常会配置多核CPU和多个GPU,以提升计算效率。然而,现有的并行绘制模型存在两个主要问题:一是未能充分利用多核CPU的强大计算能力,二是将渲染、读取和合成这三个关键阶段串联起来,导致GPU在处理过程中频繁闲置,从而显著降低了整体的并行渲染性能。 针对这些问题,研究者提出了一个创新的并行混合绘制模型。该模型的核心思想是通过软件绘制与硬件绘制的结合,将图像合成这一任务从GPU的工作流程中分离出来。通过引入DMA(Direct Memory Access)异步传输机制,模型构建了一个包含绘制、读回和合成三个阶段的并行流水线。这样,CPU可以同时执行多个任务,而GPU则专注于图形处理,减少了资源的闲置,提高了资源利用率。 与传统的节点内并行绘制模型相比,新的并行混合模型不仅显著降低了GPU的闲置率,还提升了CPU的使用效率。实验结果显示,当使用这种模型处理相同的应用时,其性能可提升3到4倍,显示出更高的数据扩展性和性能扩展性。此外,该模型对于大规模数据和复杂场景的渲染任务表现出更好的适应性和优化效果。 关键词包括"Multi-GPU"(多GPU技术)、"Multi-CPU"(多核心CPU)、"分布式并行绘制"、"异步合成"以及"DMA",这些都是实现高效并行渲染的关键技术要素。通过这篇论文,作者刘华海等人不仅提出了新的并行绘制策略,也为并行计算在图形处理领域的进一步发展提供了理论基础和实践指导。这项研究对于提高多核CPU和多GPU系统在节点内的并行渲染性能具有重要的实际价值。
2013-06-08 上传
随着超大规模集成电路技术的不断进步,单芯片上集成了越来越多的晶体管, 目前已达到10亿的量级。然而,受到CMOS工艺特征尺寸的限制,芯片的主频 在达到4GHz之后继续提升的空间有限,多核并行逐渐成为提升处理器计算性能, 同时也是充分利用丰富的片上资源的主要技术途径。4-8核的通用CPU目前已 成为市场主流,而一些专用的处理器如流处理器则包含数十到数百个处理核心。 本文选取目前非常流行也极具发展潜力的一种商用流处理器体系结构——GPU (Graphics Processing Unit)展开相关的研究。 GPU最初仅用于加速图形计算,因此其结构较通用CPU相对简单,不包含 诸如分支预测、乱序执行等耗费芯片资源的复杂逻辑功能,而将晶体管资源更有 效地用于增加并行执行的计算核心,以提升计算性能。GPU的峰值计算性能也因 此远高于同时期的通用CPU。随着GPU指令级功能的逐步完善以及其编程界面 的不断改进,GPU被越来越多地应用到非图形领域的计算,出现了一个全新的 研究领域——GPGPU(General Purpose Computation on GPUs)。利用CPU和GPU 构建异构并行系统,以CPU提供通用的基础计算环境,GPU作为加速阵列提供 强大的峰值计算能力,已成为高性能计算领域一个非常重要的发展趋势。目前, GPU已在高性能计算、桌面计算甚至嵌入式计算等多个领域得到了非常广泛的应 用,因此有关CPU-GPU异构系统以及GPU本身的一系列研究课题也得到广泛关 注,诸如编程模型、编译优化、可靠性优化以及低功耗优化等等。本课题从编程 和编译的角度展开,首先研究了CPU-GPU异构并行系统的编程模型,然后针对 GPU的存储访问展开了深入的分析和优化研究,最后给出了所研究模型的编译实 现和优化。