VLSI测试方法与缺陷分析：栅氧与桥接故障

在《桥接或开路缺陷 - 国科大 - 模式识别 - 2018期末试题》这篇文档中，主要讨论了VLSI（Very Large Scale Integration，大规模集成电路）制造过程中的关键挑战，特别是针对电路缺陷的检测和处理。文章首先介绍了桥接和开路两种常见的VLSI缺陷类型，这些缺陷可能由于曝光不足、外来颗粒、掩膜损伤、尺寸偏差或材料缺陷等原因产生。桥接故障检测在CMOS电路测试中占有重要地位，因为电流测试能有效发现电压测试难以察觉的此类故障。相关研究如文献[21]探讨了桥接缺陷的建模方法，而[18, 22~25]则关注于利用电压测试手段检测桥接故障，[26, 27]则致力于构建分析模型以理解桥接特征，这些特征可以通过分压器模型来解释。 栅氧是VLSI中另一种关键层，涉及针孔、枝蔓晶状体、热载子引起的俘获电荷、非化学计量界面问题以及与扩散区的短接等。栅氧缺陷可能在制造过程中形成，也可能由静电或过应力引起。随着工艺尺寸减小，栅氧厚度变得更薄，这可能导致Fowler-Nordheim隧道效应、电应力击穿甚至ESD和EOS击穿。栅氧缺陷会显著降低电路的可靠性，如影响晶体管阈值电压和转换延迟，严重时可能导致逻辑功能失效。 VLSI测试方法学和可测性设计在解决这些问题上至关重要，如书中所提到的电路测试、分析基本概念、数字电路描述和模拟、组合电路和时序电路测试生成、专用可测性设计、扫描和边界扫描技术、IDDQ测试、随机和伪随机测试、测试生成电路结构、内存和SoC（System-on-Chip）的可测性设计等。这些内容对于集成电路设计、制造、测试、应用的专业人员以及高校高年级学生和研究生具有很高的实用价值，提供了一套全面的理论和实践框架，旨在帮助他们更好地理解和应对VLSI制造过程中的挑战。 《VLSI测试方法学和可测性设计》这本书不仅介绍了测试技术和设计策略，还强调了版权保护和售后服务，确保读者能够获取高质量的学习资料。通过深入学习这本书，读者将掌握VLSI电路设计、测试和优化的最新进展，从而在该领域取得竞争优势。