低存储Turbo码译码器设计：FPGA实现与节能比较

本文主要探讨了一种针对低存储容量需求的Turbo码译码器结构设计以及其实现方法，特别是在FPGA平台上的应用。作者曾洁、詹明、罗小红等人来自西南大学电子信息工程学院，他们针对高性能和低功耗无线通信的需求，提出了创新的解决方案。 在传统Turbo码译码器中，前向状态度量通常需要大量的存储空间来存储中间计算结果，这在资源受限的应用场景下可能会成为瓶颈。本文设计者们通过引入反向重算和线性估算的策略，对前向状态度量的存储方式进行了优化，从而显著减少了所需的存储容量。这一改进使得译码器的存储容量降低了65%，这在存储效率上有了显著提升。 同时，文章还展示了该低存储容量译码器在Log-MAP算法相近的译码性能下，能够在不同工作频率（25MHz、50MHz、75MHz、100MHz、125MHz）下，相较于传统译码器结构，动态存储容量的功耗平均下降了约50%。这不仅提高了系统的能效，也对总功耗产生了积极的影响，具体表现为在各种频率下，总功耗分别降低了4.97%、8.78%、11.93%、14.18%和14.65%。 这种设计对于无线通信系统来说具有重要意义，它能够在保证解码性能的同时，有效降低能耗，符合现代通信设备对低功耗、高效能的需求。此外，由于采用了FPGA实现，该结构具有高度灵活性和可重构性，能够快速适应不同的硬件环境，进一步提升了系统的实用性。 这篇论文为低存储容量Turbo码译码器的设计提供了一种创新的思路和技术，对于推动无线通信领域特别是移动通信设备的低功耗优化具有重要的参考价值。