Wishbone二级总线设计：提升SoC集成与低功耗应用

本文主要探讨了基于wb_conmax的Wishbone二级总线在嵌入式SoC系统设计中的应用。SoC技术作为嵌入式系统设计的重要手段，其核心在于将各种独立的 Intellectual Property (IP) 核高效地集成在一起，以提升设计效率。经过对常见片上总线的比较，如IBM的CoreConnect、ARM的AMBA、Silicore的Wishbone和Altera的Avalon，文章选择了Wishbone总线作为设计基础，因为OpenCores组织支持的Wishbone标准具有免费且丰富的开源IP资源。 作者特别关注了wb_conmax，这是一个由OpenCores维护的Wishbone实现，它为Wishbone总线的扩展提供了可能。通过二级总线设计，系统能够更加灵活地集成多个IP核，不仅提高了系统集成度，还为低功耗设计提供了优化策略。设计者针对基于Advanced eMBC (Application-Specific Extension Machine Bus) 的最小SoC系统，进行了两种不同系统结构的对比分析，结果显示二级总线结构在低功耗设计中具有显著的优势和可行性。 FPGA和ASIC技术的成熟以及EDA工具的发展，使得SoC设计在嵌入式系统设计中变得更为普及。通过SoC技术，整个应用电子系统被集成到一个单一芯片上，片上总线（如OCB）在IP复用和模块间通信中扮演关键角色。Wishbone总线因其开放性和资源丰富性，成为了首选的片上总线标准。 总结来说，本文着重介绍了如何利用wb_conmax扩展的Wishbone二级总线来构建高效、灵活且节能的嵌入式SoC系统，并通过实际应用案例验证了其在低功耗设计中的优势，这对于优化嵌入式系统设计和降低开发成本具有重要意义。