智能1602-相对简单CPU指令执行过程设计实验报告

本报告主要介绍了一个相对简单CPU的设计实验。该CPU的指令执行过程分为取指、译码、执行三个阶段。取指阶段包括三个状态，FETCH1，FETCH2，FETCH3。译码阶段从FETCH3状态开始，将指令转换为执行状态序列的第一个状态。执行阶段根据具体指令的操作进行若干状态的执行，并最后转移到FETCH1状态。控制器根据每个状态来控制指令执行的流程。 该CPU的规格包括地址总线16位，数据总线8位，一个8位的累加寄存器AC，一个8位的通用寄存器R，一个1位的零标志，一个16位的AR寄存器，一个16位的程序计数器PC，一个8位的数据寄存器DR，一个8位的指令寄存器IR，一个8位的临时寄存器TR。共有16条指令，每条指令占1个或3个字节，其中操作码占8位，3字节的指令还包含16位的地址。 该实验的主要目的是利用VHDL设计相对简单CPU的电路，并进行验证。为了描述电路和测试平台，采用了时序逻辑设计。并且通过采用从1累加到n的程序来进行测试。 在实验中，首先描述了取指阶段的三个状态。FETCH1状态用于产生地址，FETCH2状态将指令地址加载到AR寄存器中作为下一条指令的地址，FETCH3状态将指令从内存中加载到指令寄存器IR中。然后，通过译码，将FETCH3状态转换成各个指令执行状态序列的第一个状态。 接下来，根据具体指令的操作，执行阶段分为若干状态。每个状态都根据当前指令的操作进行相应的处理。最后一个执行状态将转移到FETCH1状态，以便下一条指令的执行。 整个CPU的控制是由控制器完成的。控制器根据每个状态来控制指令执行的流程。通过控制器，CPU能够按照指令的顺序逐条执行，并根据指令的操作来执行相应的操作。 通过本实验，我们对相对简单CPU的电路设计有了更深入的理解。通过VHDL描述电路，并在测试平台上进行验证，我们能够更好地理解电路的工作原理。实验结果表明，该CPU能够按照设计的要求正确执行程序，并输出正确的结果。实验细节与结果见附图。本实验为进一步的CPU设计与开发奠定了基础，为后续的实验与研究提供了有益的经验总结。