DFT技术详解：扫描测试、BIST与IDDQ

本文主要介绍了几种常见的数字集成电路可测试性设计(DFT)技术，包括扫描测试、内建自测试(BIST)以及静态电流(IDDQ)测试，并提及了ATPG在门级逻辑设计中的重要性。同时，文章还概述了VLSI设计流程及其相关的EDA工具。 扫描测试是一种DFT技术，它通过将电路中的寄存器转换为可控制和可观察的移位寄存器，形成扫描链，使得测试向量可以通过扫描链加载到电路中，便于测试和故障检测。这种方法允许在生产测试期间更容易地注入和检查故障，提高了测试覆盖率。 内建自测试(BIST)是在芯片内部集成测试逻辑，能在运行时自动生成测试激励并比较响应。BIST减少了对外部测试设备的依赖，简化了测试过程，同时可以提供实时的系统健康监测。 静态电流(IDDQ)测试是针对电路静态功耗的测试方法，如果电路存在故障，其在不活动状态下可能会消耗异常高的电流。通过测量芯片在不同条件下的静态电流，可以检测出这类电流性故障。 VLSI设计流程包括从行为级规格定义、RTL源代码编写、逻辑综合、布局布线、版图验证直至最终的芯片制造。在这个过程中，DFT技术如SCAN、BIST等被集成到设计中，以确保产品的可测试性。常见的EDA工具如Cadence、Synopsys、Magma和MentorGraphics提供了从设计验证、逻辑综合到ATPG（自动测试向量生成）的全面支持。 ATPG在门级逻辑设计中是必不可少的，它能根据设计的逻辑门网络生成测试向量，用于检测逻辑门级别的制造缺陷。例如，TetraMax是用于ATPG的工具，Primetime则用于静态时序仿真，以确保设计满足速度和功耗的要求。 测试的主要目的是检测生产过程中可能产生的制造缺陷，防止有缺陷的芯片进入市场。测试关注的是物理缺陷，而非设计功能，因此，无论设计实现何种功能，测试目标都是确保其制造质量。测试过程包括施加预设输入，测量输出响应并与预期结果对比，以此评估芯片是否符合规格。