FPGA并行算法优化：矩阵计算与任务调度的高性能解决方案

本文主要探讨了在高性能计算领域，特别是在大数据背景下，如何利用FPGA（现场可编程门阵列）技术进行任务调度和矩阵计算的优化。FPGA作为一种可重构计算平台，因其集成的硬件资源和强大的计算能力，被应用于加速矩阵计算，这在国防科学技术大学的博士学位论文中得到了深入研究。 论文作者邬贵明针对FPGA实现矩阵计算面临的挑战，如硬件编程复杂性、并行算法设计、硬件资源占用及存储和带宽需求，提出了创新性的解决方案。首先，针对基本矩阵运算如矩阵向量乘和矩阵乘，作者开发了一种高性能、高存储效率的分块矩阵乘并行结构。通过循环分块和一系列优化，改进了数据传输和存储，使得结构能处理任意规模的矩阵，显著降低了存储需求。 其次，论文提出了FPGA列选主元LU分解的细粒度流水线并行算法，以及其实现的线性阵列。这种算法充分利用了流水线并行和数据重用，不仅适用于LU分解，还可扩展至线性方程组的其他求解问题，如下三角方程组求解和多右端项的线性方程组。论文进一步提出了全硬件实现的稠密线性方程组求解并行结构，其核心是线性阵列，它集成了列选主元LU分解和方程组求解功能，并给出了性能模型以进行性能分析和预测。 最后，对于稠密矩阵分解，作者提出了一种分块策略和FPGA实现方法，以不选主元LU分解为例，通过循环分块和时空映射等技术，实现了分而治之的策略，有效优化了硬件资源的利用率。 这篇论文在FPGA矩阵计算并行算法设计、硬件结构优化和性能模型建立等方面做出了重要贡献，展示了FPGA在大数据和高性能计算中的巨大潜力，有助于提升计算效率和存储效率，为未来的大规模并行计算提供了有力的技术支撑。