超强电荷积累的高性能SOI SJ LDMOS创新技术

本文主要探讨了一种具有极高性能的新型硅绝缘体（Silicon-on-Insulator, SOI）超级结（Super Junction, SJ）低压门极晶体管（LDMOS），其突出特点是采用了辅助积累沟槽型扩展栅极（Assisted-accumulation trench-type extending gate, TEG）配合高介电常数（High-K, HK）绝缘层以及阶梯掺杂的氮柱（Step-doped N pillar, TEG-SDSJ LDMOS）。这项研究发表在2015年3月的《半导体》期刊上。 在工作状态（on-state）下，TEG的设计使得电子能够从源极经由HK高介电材料的侧壁向漏极积累。高介电常数的优势在于它显著增强了电荷的积累效应，形成一个极低电阻的导通路径。这显著降低了特定导通电阻（R_on, 或 Ron/sp），并且与漂移掺杂浓度无关，从而提高了开关速度和效率，对于高性能微电子设备的应用具有重要意义。 TEG的作用不仅限于电荷的积累，还通过控制电子的流动方向，减少了传统SJ LDMOS中的沟道长度效应（Channel Length Modulation, CLM）问题，减少了噪声和功率损耗。阶梯掺杂的氮柱则进一步优化了电流密度分布，增强了晶体管的稳定性和可靠性。 在关断状态（off-state）下，阶梯掺杂的氮柱起着关键作用，它有效地抑制了电流的泄漏，确保了更高的阈值电压，从而实现了更优的功率管理。这种新型SOI SJ LDMOS的设计创新性地结合了电荷积累效应和结构优化，为未来的低功耗、高速度和高集成度的集成电路提供了可能。 这篇研究论文提出了一个具有突破性的技术解决方案，对提升SOI SJ LDMOS器件的性能参数，如电流驱动能力、能效和稳定性，有着深远的影响，对于推动半导体工业的发展具有重要的学术价值和实际应用前景。