西安电科大：4位二进制加减法器设计与实现

本实验旨在通过设计一个带借位和进位功能的4位二进制减法与加法器，让学生在软件环境下熟练运用可编程逻辑器件(FPGA)进行硬件实现。实验以西安电子科技大学的可编程逻辑器件原理与应用课程为背景，学生杨志明针对通信工程学院5班进行了一次实践操作。 首先，实验的主要目的是为了理解并掌握二进制减法和加法的基本原理，特别是涉及到借位和进位的处理。实验者需在Lattice Diamond软件平台上创建新工程add-sub4，选择LATTICE XP2系列实验板，具体选用LFXP2-5E型号的芯片，并配置相应的Part Names为LFXP2-5E-6TN144C。 实验步骤包括： 1. 建立工程，选择合适的器件和芯片家族； 2. 创建源文件add-sub4，设计电路模块，如定义输入的进位/借位信号(cbin)和加减法选择信号(sel)，以及输出结果(result)和进位标志(cout)； 3. 使用Verilog或类似的硬件描述语言进行综合和编译，确保逻辑正确无误； 4. 管脚分配：通过按键控制加减法选择，拨码开关控制进位和借位，LED用于显示运算结果； 5. 程序烧写到实验板上，验证加法和减法的正确性，以及不同条件下借位和进位的体现。 实验设计了一个名为add-sub4的模块，通过参数a和b表示两个4位二进制数，根据sel信号的不同（1表示加法，0表示减法），执行相应的运算。模块内部使用了reg类型变量存储中间结果，并根据借位和进位规则调整输出。 实验数据记录部分展示了加法和减法的验证过程，通过LED的状态变化来确认运算结果的正确性。例如，加法状态下，LED 37、44亮，而减法状态下，LED 37亮、39、43、44灭。同时，通过拨码开关改变条件，验证了进位和借位的处理效果。 总结来说，这个实验不仅锻炼了学生的编程技能，还加深了他们对二进制运算、FPGA编程和硬件设计的理解，强化了实验室实践经验。