基于FPGA的1553B总线接口设计与验证

为降低成本，提高设计灵活性，提出一种基于FPGA的1553B总线接口方案；采用自顶向下的设计方法，在分析1553B总线接口工作原理和响应流程的基础上，完成了接口方案各FPGA功能模块设计；对关键模块编写VHDL代码，并采用Active⁃HDL软件进行了仿真；以Virtex⁃5 FPGA 开发板和PC机为验证平台，在FPGA中分别模拟BC与RT，在PC机指令下进行了BC与RT功能模块间的收发测试，结果表明系统能在协议规定的1 MHz数据率下稳定运行；同时，为提升接口性能，采用光纤代替传统电缆传输介质，利用FPGA内嵌RocketIO内核进行了传统1553协议数据的光纤传输，速率可达3 Gb/s以上。