虽然最初的JESD204标准和修订后的JESD204A标准在性能
上都比老的接口标准要高，它们依然缺少一个关键因素。
这一缺少的因素就是链路上串行数据的确定延迟。对于转
换器，当接收到信号时，若要正确重建模拟域采样信号，
则关键是了解采样信号和其数字表示之间的时序关系(虽然
这种情况是针对ADC而言，但DAC的情况类似)。该时序
关系受转换器的延迟影响，对于ADC,它定义为输入信号采
样边沿的时刻直至转换器输出数字这段时间内的时钟周期
数。类似地，对于DAC，延迟定义为数字信号输入DAC的
时刻直至模拟输出开始转变这段时间内的时钟周期数。
JESD204及JESD204A标准中没有定义可确定性设置转换器
延迟和串行数字输入/输出的功能。另外，转换器的速度和
分辨率也不断提升。这些因素导致了该标准的第二个版
本——JESD204B。
2011年7月，第二版本标准发布，称为JESD204B，即当前
版本。修订后的标准中，其中一个重要方面就是加入了实
现确定延迟的条款。另外，对数据速率的支持上升到了
12.5 Gbps，并分成设备的不同速度等级。此修订版标准使用
设备时钟作为主要时钟源，而不是像之前版本那样以帧时
钟作为主时钟源。图3表示JESD204B版本中的新增功能。
在JESD204标准之前的两个版本中，没有确保通过接口的
确定延迟相关的条款。JESD204B修订版通过提供一种机
制，确保两个上电周期之间以及链路重新同步期间，延迟
是可重现和确定性的。其工作机制之一是：在定义明确的
时刻使用SYNC~输入信号，同时初始化所有通道中转换器
最初的通道对齐序列。另一种机制是使用SYSREF信号——
一种JESD204B定义的新信号。SYSREF信号作为主时序参
考，通过每个发射器和接收器的设备时钟以及本地多帧时
钟对齐所有内部分频器。这有助于确保通过系统的确定延
迟。JESD204B规范定义了三种设备子类：子类0——不支
持确定性延迟；子类1——使用SYSREF的确定性延迟；子
类2——使用SYNC~的确定性延迟。子类0可与JESD204A链
路做简单对比。子类1主要针对工作在500 MSPS或以上的转
换器，而子类2y主s要针对工作在500 MSPS以下的转换器。
除了确定延迟，JESD204B支持的通道数据速率上升到
12.5 Gbps，并将设备划分为三个不同的速度等级：所有三个
速度等级的源阻抗和负载阻抗相同，均定义为100 Ω ±20%。
第一速度等级与JESD204和JESD204A标准定义的通道数据速
率相同，即通道数据电气接口最高为3.125 Gbps。JESD204B
的第二速度等级定义了通道数据速率最高为6.375 Gbps的电
气接口。该速度等级将第一速度等级的最低差分电平从
500 mV峰峰值降为400 mV峰峰值。JESD204B的第三速度等
级定义了通道数据速率最高为12.5 Gbps的电气接口。该速度
等级电气接口要求的最低差分电平降低至360 mV峰峰值。
随着不同速度等级的通道数据速率的上升，通过降低所需
驱动器的压摆率，使得所需最低差分电平也随之降低，以
便物理实施更为简便。
MS-2374
Page 2 of 4
图2. 第一版 – JESD204A
图3. 第二(当前)版 – JESD204B
3
|
JESD204B应用指南
我的内容管理
收起
我的收益 登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏 
我的下载 
下载帮助 
评论0