没有合适的资源?快使用搜索试试~ 我知道了~
首页EDA实验报告—数字时钟设计
EDA实验报告—数字时钟设计
需积分: 50 1.3k 浏览量
更新于2023-03-03
评论 3
收藏 222KB DOCX 举报
一份完整的EDA实验报告——数字时钟设计,含源代码(VHDL语言)。中南大学的同学下载后可以直接使用。
资源详情
资源评论
资源推荐

1
EDA 技术与 VHDL 实验报告 中南大学信息科学与工程学院·电子信息工程系
1. 引言
随着科学技术的迅猛发展,在计算机技术的推动下电子技术获得了飞速的
发展。电子产品几乎渗透到了工业、生活的各个领域,其中集成电路的设计正
朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,
可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器
件和相应的设计技术主要体现在三个方面:一是可编程逻辑器件的芯片技术;
二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的 EDA
开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本设计中采用了
集成度较高的 FPGA 可编程逻辑器件,选用了 VHDL 硬件描述语言和 Quartus
II 开发软件进行设计。VHDL 硬件描述语言在电子设计自动化( EDA)中扮演着
重要的角色,由于采用了具有多层次描述系统硬件功能的“自顶向下” (Top -
Down)的全新设计方法,使设计师们摆脱了大量的辅助设计工作,而把精力集
中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极
大地提高了设计效率,缩短了产品的研制周期。Quartus II 软件是集成了编辑器、
仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的
开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可
编程逻辑器件的管脚之间对应的关系。
EDA 技术是以计算机为工具,根据硬件描述语言 HDL 完成的设计文件,
自动地完成逻辑编译、化简、分割、综合及优化、布局布线。仿真以及对于特
定目标芯片的适配编译和编程下载等工作。典型的 EDA 工具中必须包含两个特
殊的软件包,即综合器和适配器。综合器的功能就是将设计者在 EDA 平台上完

2
EDA 技术与 VHDL 实验报告 中南大学信息科学与工程学院·电子信息工程系
成的针对某个系统项目的 HDL、原理图或状态图形描述,针对给定的硬件系统
组件,进行编译、优化、转换和综合,最终获得我们欲实现功能的描述文件。
综合器在工作前,必须给定所要实现的硬件结构参数,它的功能就是将软件描
述与给定的硬件结构用一定的方式联系起来。综合过程就是将电路的高级语言
描述转换低级的。可与目标器件 FPGA/CPLD 相映射的网表文件。适配器的功
能是将由综合器产生的王表文件配置与指定的目标器件中,产生最终的下载文
件,如 JED 文件。适配所选定的目标器件(FPGA/CPLD 芯片)必须属于在综合
器中已指定的目标器件系列。
2. 设计概述
数字时钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时
钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,数
字时钟可植入自动控制、测试等系统内部,作为系统的时钟源,可为系统提供
定时信号或中断控制的时间基准,具有广泛的用途。由于数字集成电路的发展
使得数字时钟的精度远远超过老式钟表,钟表的数字化给人们生产生活带来了
极大的方便,而且大大地扩展了钟表原先的单一报时功能。加入了一些诸如自
动报时、定时闹钟等功能。这些都是以钟表数字化为基础的。因此,研究数字
时钟及扩大其应用,有着非常现实的意义。
数字时钟的设计方法有很多种,包括基于单片机的硬件设计、基于各种描
述语言的软件设计,本设计采用 VHDL 语言来设计数字时钟有着多方面的优越
性,通过把整个设计分为多个模块依次来实现,减少了众多重复性步骤,合理
化了设计过程,使得设计更加省时、快捷,提高了设计效率。

3
EDA 技术与 VHDL 实验报告 中南大学信息科学与工程学院·电子信息工程系
目前,电子系统的 EDA 技术正从着眼与数字逻辑向模拟电路和数模混合电
路的方向发展,21 世纪是 EDA 技术飞速发展的时期,可以预见 EDA 技术将会
对今后电子设计的发展产生重大的影响。随着电子技术的发展,集成电路经历
了从小规模、中规模到大规模和超大规模集成的过程,应用系统向小型化、快
速化、大容量、重量轻的方向发展;数字系统的设计也已从芯片组合化设计走
向单片系的设计。随着微电子和计算机领域的原理创新、技术创新、应用创新
层出不穷,许多特定功能的专用集成电路应用日益广泛,用户迫切希望根据自
身设计要求自行构造逻辑功能的数字电路,复杂可编程逻辑器件 FPGA 顺应了
这一新的需要。它能将大量逻辑功能集成于一个芯片中,其规模可达几十万或
上百门以上,从而电子设计自动化 EDA 技术应运而生,它是电子产品及系统开
发领域中一场革命性变革,EDA 技术极大地推动了科学技术的发展。EDA 技术
的发展使硬件电路设计软件化,降低了硬件电路设计的难度,使设计周期和产
品的开发时间缩短,设计更新变成了程序的修改,适应了千变万化的市场潮流。
它的设计输入可以使用硬件描述语言(HDL),采用“自顶向下”的设计方法,为设
计者提供了一个高效、便捷的设计环境,同时也为充分发挥设计人员的创造性
提供了条件。EDA 技术主要应用于数字电路的设计,目前它在中国的应用多数
是用在 FPGA 的设计中。
EDA 技术是现代电子信息工程领域的一门新技术,它是在先进的计算机工作
平台上开发出来的一套电子系统设计的软硬件工具,并提供了先进的电子系统
设计方法。20 世纪 90 年代,国际上电子和计算机技术较先进的国家,一直在
积极探索新的电子电路设计方法,并在设计方法、工具等方面进行了彻底的变
革,取得了巨大成功。在电子技术设计领域,可编程逻辑器件的应用,已得到

4
EDA 技术与 VHDL 实验报告 中南大学信息科学与工程学院·电子信息工程系
广泛的普及,这些器件为数字系统的设计带来了极大的灵活性。这些器件可以
通过软件编程而对其硬件结构和工作方式进行重构,从而使得硬件的设计可以
如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、
设计过程和设计观念,促进了 EDA 技术的迅速发展。目前,电子系统的 EDA
技术正从着眼与数字逻辑向模拟电路和数模混合电路的方向发展,21 世纪是
EDA 技术飞速发展的时期,EDA 技术将会对今后电子设计的发展产生重大的影
响。
3. 开发工具简介
3.1 VHDL 语言简介
3.1.1 VHDL 发展史
VHDL 语言诞生于 1982 年,翻译成中文就是超高速集成电路硬件描述语
言。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周
期的一种使用范围较小的设计语言。1987 年底,VHDL 被 IEEE 和美国国防部
确认为标准硬件描述语言。自 IEEE 公布了 VHDL 的标准版本,IEEE-1076 之
后,各 EDA 公司相继推出了自己的 VHDL 设计环境,或宣布自己的设计工具
可以和 VHDL 接口。此后 VHDL 在电子设计领域得到了广泛的接受,并逐步取
代了原有的非标准的硬件描述语言。1993 年,IEEE 对 VHDL 进行了修订,从
更高的 抽象层 次 和系统描 述 能力上 扩展 VHDL 的 内 容 ,公 布 了 新版 本 的
VHDL,主要是应用在数字电路的设计中。现在,VHDL 和 Verilog HDL 作为
IEEE 的工业标准硬件描述语言,又得到众多 EDA 公司的支持,在电子工程领
域,已成为事实上的通用硬件描述语言。有专家认为在新的世纪中,VHDL 与

5
EDA 技术与 VHDL 实验报告 中南大学信息科学与工程学院·电子信息工程系
Verilog 语言将承担起大部分的数字系统设计任务。目前,它在中国的应用多
数是用 FPGA/CPLD 的设计中。
VHDL 主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具
有硬件特征的语句外,VHDL 的语言形式和描述风格与句法是十分类似于一般
的计算机高级语言。VHDL 的程序结构特点是将一项工程设计,或称设计实体
(可以是一个元件,一个电路模块或一个系统)分成外部(或称可是部分,及
端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在
对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可
以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计
的基本点。
3.1.2 VHDL 设计特点
应用 VHDL 语言进行系统设计,有以下几方面的特点:
1)功能强大:VHDL 具有功能强大的语言结构。它可以用明确的代码描
述复杂的控制逻辑设计。并且具有多层次的设计描述功能,支持设计库和可重
复使用的元件生成。VHDL 是一种设计、仿真和综合的标准硬件描述语言。
2)可移植性:VHDL 语言是一个标准语言,其设计描述可以为不同的 EDA
工具支持。它可以从一个仿真工具移植到另一个仿真工具,从一个综合工具移
植到另一个综合工具,从一个工作平台移植到另一个工作平台。此外,通过更
换库再重新综合很容易移植为 ASIC 设计。
3)独立性:VHDL 的硬件描述与具体的工艺技术和硬件结构无关。设计者
可以不懂硬件的结构,也不必管最终设计实现的目标器件是什么,而进行独立
剩余23页未读,继续阅读









安全验证
文档复制为VIP权益,开通VIP直接复制

评论0